[实用新型]一种八位RISC微控制器架构有效
申请号: | 201420142053.2 | 申请日: | 2014-03-26 |
公开(公告)号: | CN204256720U | 公开(公告)日: | 2015-04-08 |
发明(设计)人: | 陈付龙;孙云翔;罗永龙;左开中;郭良敏;王涛春;王杨;赵传信 | 申请(专利权)人: | 安徽师范大学 |
主分类号: | G06F9/30 | 分类号: | G06F9/30;G06F9/44 |
代理公司: | 芜湖安汇知识产权代理有限公司 34107 | 代理人: | 朱圣荣 |
地址: | 241000 安徽省*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 八位 risc 控制器 架构 | ||
技术领域
本实用新型涉及嵌入式系统设计,特别涉及一种八位RISC微控制器架构。
背景技术
随着超深亚微米工艺的发展,使得集成电路进入了高度集成的系统芯片SoC时代,以往高复杂度、高成本的嵌入式系统结构能够通过低成本的单芯片实现。嵌入式设计技术已经进入计算机设计、通信技术、EDA技术等各个领域,其应用范围遍及工业控制、数字家电、移动通信等各个方面。作为功能控制和信息处理核心的微控制器已经渗透到人们的日常生活中,深刻影响着国防、金融等关键领域。设计面向应用的高性能、高精度专用微控制器架构,构建适用的嵌入式系统,这对于提高设计效率、降低设计成本、满足产品快速开发意义重大。
现有的微控制器大多采用自顶向下模块化的结构,这种微控制器设计从系统级开始,逐层逐模块地向下划分,设计者必须深入仔细地考虑系统内每个模块的组成,清晰地了解所有模块的工作过程,开发周期较长;在设计流程中采用定制设计,每个模块必须经过结构设计、代码设计、仿真测试、集成验证的过程,一旦模块在验证时出现错误,则必须重复整个过程,且一个微小的变动有可能重复、大量地修改整个设计结构,耗时耗力,浪费了极大的人力资源。
针对上述问题,提供一种新型的微控制器架构,加快设计流程,降低产品开发的难度和制造成本是现有技术需要解决的问题。
实用新型内容
本实用新型所要解决的技术问题是,提供一种八位RISC微控制器架构,以达到加快设计流程,降低产品开发的难度和制造成本的目的。
为达到上述目的,本实用新型的技术方案是,一种八位RISC微控制器架构,其特征在于:所述的微控制器架构为微控制器内核模块分别连接外围设备IP模块和存储器模块。
所述的微控制器内核模块为指令寄存器从存储器模块读取指令数据后传递给指令译码器译成控制代码,控制单元根据控制代码形成控制信号后分别控制程序计数器、通用寄存器堆、算数运算单元;程序计数器连接堆栈指针;通用寄存器堆包括16个通用寄存器,直接与系统总线和算术运算单元相连接,构成高速寻址寄存器堆,给算数运算单元提供操作数,并保存运算结果;算术运算单元连接状态寄存器,存储运算或者操作的结果状态号。
所述的微控制器内核模块的接口信号包括系统控制信号、中断信号、程序存储器信号、数据存储器信号和总线控制信号。
所述的程序计数器指向存储于程序存储器中下一条指令的地址,实现指令的顺序或跳转执行;所述的堆栈指针指向存入数据存储器中堆栈空间的数据的地址。
所述的存储器模块包括程序存储器和数据存储器;程序存储器用于存储可执行的程序代码,包括中断向量空间和程序空间;数据存储器用于存储执行操作的数据,内部空间连续编址,包括16个通用寄存器、32个特殊功能寄存器、用户数据存储空间和堆栈空间。
所述的外围设备IP模块通过单独的系统总线与微控制器内核模块相连,外围设备IP模块包括通用I/O模块、串行接口、定时器/计数器、中断控制器、时钟单元、测试单元、模数/数模转换单元、比较器和其他外围IP模块。
所述的外围设备IP模块可根据需要进行裁剪和配置,至少包含通用I/O模块、定时器/计数器、中断控制器和时钟单元。
一种微控制器架构,由于采用上述的结构,本实用新型集成微控制器内核模块和较为完善的外围设备IP模块,使设计者可以根据需要裁剪IP核的特征功能,加快了微控制器的设计流程,降低产品开发的难度和制造成本。
附图说明
下面结合附图和具体实施方式对本实用新型作进一步详细的说明;
图1为本实用新型一种八位RISC微控制器架构的体系架构图;
图2为本实用新型一种八位RISC微控制器架构的内核模块顶层接口图;
图3为本实用新型一种八位RISC微控制器架构的程序存储器空间分配图;
图4为本实用新型一种八位RISC微控制器架构的数据存储器空间分配图;
在图1中,1、存储器模块;2、微控制器内核模块;3、外围设备IP模块;11、程序存储器;12、数据存储器;21、指令寄存器;22、指令译码器;23、控制单元;24、特殊功能寄存器控制单元;25、程序计数器;26、堆栈指针;27、通用寄存器堆;28、算数运算单元;29、状态寄存器;31、通用I/O模块;32、串行接口;33、定时器/计数器;34、中断控制器;35、时钟单元;36、测试单元;37、模数/数模转换单元;38、比较器;39、其他外围IP模块。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于安徽师范大学,未经安徽师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420142053.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种单芯片离线编程器
- 下一篇:一种存储系统和一种航空器数据记录设备