[实用新型]一种移位寄存器单元、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括：输入复位模块、上拉模块、控制模块以及下拉模块；

所述输入复位模块，连接第一信号输入端、第二信号输入端、第一电压端、第二电压端以及上拉控制节点，用于根据所述第一信号输入端和所述第二信号输入端输入的信号控制所述上拉控制节点的电平，所述上拉控制节点为所述输入复位模块与所述上拉模块的连接点；其中，在进行触控扫描时所述第二信号输入端输入高电平，以保持所述上拉控制节点的电平；

所述上拉模块，连接第一时钟信号输入端、所述上拉控制节点以及信号输出端，用于根据所述上拉控制节点和所述第一时钟信号输入端输入的时钟信号将所述信号输出端输出的信号上拉为高电平；

所述控制模块，连接第二时钟信号输入端、第三电压端、所述上拉控制节点以及下拉控制节点，用于根据所述第二时钟信号输入端输入的时钟信号以及所述上拉控制节点的电平控制所述下拉控制节点的电平；

所述下拉模块，连接所述上拉控制节点、所述下拉控制节点、所述第三电压端、第四电压端以及所述信号输出端，用于将所述信号输出端输出的信号下拉为低电平。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入复位模块包括：

第一晶体管，其第一极连接所述上拉控制节点，其栅极均连接所述第一信号输入端，其第二极连接所述第一电压端；

第二晶体管，其第一极连接所述第二电压端，其栅极连接所述第二信号输入端，其第二极连接所述上拉控制节点。

3.根据权利要求2所述的移位寄存器单元，其特征在于，

所述第一电压端输入的信号为所述第一信号输入端输入的信号。

4.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括：

第三晶体管，其第一极连接所述信号输出端，其栅极连接所述上拉控制节点，其第二极连接所述第一时钟信号输入端；

电容，所述电容并联于所述第三晶体管的栅极和所述第三晶体管的第一极之间。

5.根据权利要求1所述的移位寄存器单元，其特征在于，所述控制模块包括：

第四晶体管，其栅极和第二极均连接所述第二时钟信号输入端；

第五晶体管，其栅极连接所述第四晶体管的第一极，其第二极连接所述第二时钟信号输入端；

第六晶体管，其第一极连接所述第三电压端，其栅极连接所述上拉控制节点，其第二极连接所述第四晶体管的第一极；

第七晶体管，其第一极连接所述第三电压端，其栅极连接所述上拉控制节点，其第二极连接所述下拉控制节点。

6.根据权利要求3所述的移位寄存器单元，其特征在于，当所述第一电压端输入的信号为所述第一信号输入端输入的信号时，所述下拉模块包括：

第八晶体管，其第一极连接所述第四电压端，其栅极连接所述下拉控制节点，其第二极连接所述上拉控制节点，所述第四电压端与所述第二电压端输入电压相同；

第九晶体管，其第一极连接所述第三电压端，其栅极连接所述下拉控制节点，其第二极连接所述信号输出端。

7.根据权利要求1所述的移位寄存器单元，其特征在于，所述下拉模块包括：

第八晶体管，其第一极连接所述第四电压端，其栅极连接所述下拉控制节点，其第二极连接所述上拉控制节点；

第九晶体管，其第一极连接所述第三电压端，其栅极连接所述下拉控制节点，其第二极连接所述信号输出端。

8.一种栅极驱动电路，其特征在于，包括多个相互级联的如权利要求1-7任一所述的移位寄存器单元，多级移位寄存器单元的扫描输出与触控扫描间隔进行；

除第一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端均连接与其相邻的上一级移位寄存器单元的第二信号输入端；

除最后一级移位寄存器单元外，其余每个移位寄存器单元的信号输出端均连接与其相邻的下一级移位寄存器单元的第一信号输入端。

9.根据权利要求8所述的栅极驱动电路，其特征在于，

所述第一级移位寄存器单元的第一信号输入端输入帧起始信号，所述最后一级移位寄存器单元的第二信号输入端输入复位信号；或，

所述最后一级移位寄存器单元的第二信号输入端输入帧起始信号，所述第一级移位寄存器单元的第一信号输入端输入复位信号。

10.一种显示装置，其特征在于，包括如权利要求8或9所述的栅极驱动电路。