[实用新型]时钟发生器

说明书

技术领域

本实用新型涉及时钟发生器，尤其涉及一种二合一时钟发生器。

背景技术

科学技术的日新月异，使得各种设备的发展趋向低功耗、小面积以及低成本，精准的时钟发生电路也趋向于全片上集成、高精度、高频率。现有技术中，一般给各种电路芯片提供时钟信号的电路有以下几种：

一种是基于环形振荡器的时钟产生电路。基于环形振荡器的时钟产生电路使用较为广泛，但是在CMOS工艺中，由于存在温度、工艺和电源电压的不稳定性等问题，使得集成在片内的时钟电路的输出频率稳定性较差。

再一种是RC松弛（Relaxation）振荡器，由于其频率精度较高，目前的发展较为迅速，但是，RC松弛振荡器的工作频率通常较低，不适合较高频率的时钟信号应用。

第三种电路结构如图1所示，其使用基准晶振102通过晶体振荡器电路101产生信号，并通过锁相环（PLL）/延时锁相环（DLL）100锁定来获得时钟信号。其中，锁相环的结构如图3所示，主要包括鉴频鉴相电路12、电荷泵电路13、环形振荡器14、分频器电路16，晶振的输出信号经由晶体振荡器电路10以及该锁相环得到稳定的时钟输出。

第四种为内置振荡器电路，其电路结构如图2所示，主要包括基本电流产生电路11、电流比较器17、环形振荡器13、非重叠信号产生电路14、频率-电流转化电路15，该内置振荡器电路在一定的精度范围内能实现时钟信号的稳定输出。

目前对于消费类电子产品，用于产生时钟基准的振荡器电路一般采用的都是第三种结构。仍然参考图1，晶振102通过晶体振荡器电路101产生信号，并通过PLL/DLL1100锁定来获得时钟信号，在芯片内部（即片上）需要用锁相环（PLL）或延时锁相环（DLL）来获得合适的时钟信号。图1所示的振荡器电路能实现很高的精度，通常为1～100ppm。但是，图1所示的方案需要额外增加的外部晶振102，不仅极大地提高了产品的成本，且需要占用较大的芯片面积和功耗，并降低了整个芯片的竞争能力。在一些对成本比较敏感的消费类产品中的应用中，例如玩具遥控产品、无线控制产品及红外遥控等产品，在保证时钟信号输出精度的情况下，还需要一个相对低成本的时钟信号产生电路。

实用新型内容

本实用新型要解决的技术问题是提供一种时钟发生器，能够针对应用的不同要求有针对性地提供适当的时钟信号，以到达性能和成本的最优化。

为解决上述技术问题，本实用新型提供了一种时钟发生器，包括：

内置振荡电路；

与所述内置振荡电路耦合的锁相环电路，该锁相环电路与所述内置振荡电路共用振荡器电路和滤波电路；

其中，在使能信号的控制下，所述时钟发生器的输出信号为该内置振荡电路的输出信号或该锁相环电路的输出信号。

根据本实用新型的一个实施例，所述内置振荡电路包括：

基本电流产生电路，用于产生基准电流；

电流比较器，其第一输入端与所述基本电流产生电路的输出端相连；

所述滤波电路，其输入端连接所述电流比较器的输出端，该滤波电路对所述电流比较器输出的比较信号进行滤波以产生控制电压；

所述振荡器电路，其输入端连接所述滤波电路的输出端，该振荡器电路在所述控制电压的控制下产生输出信号；

非重叠信号产生电路，其输入端连接所述振荡器电路的输出端，该非重叠信号产生电路根据所述振荡器电路的输出信号产生非重叠的至少两路时钟信号；

频率-电流转化电路，其输入端连接所述非重叠信号产生电路的输出端，其输出端连接所述电流比较器的第二输入端，该频率-电流转化电路将所述非重叠信号产生电路产生的至少两路时钟信号转化为反馈电流，该电流比较器将该反馈电流与所述基本电流产生电路产生的基准电流做比较。

根据本实用新型的一个实施例，所述内置振荡电路还包括：分频器电路，所述振荡器电路的输出端经由所述分频器电路连接所述非重叠信号产生电路的输入端，该分频器对所述振荡器电路的输出信号进行分频。

根据本实用新型的一个实施例，所述基本电流产生电路包括：

第一运算放大器，其第一输入端接收预设的第一参考电压；

第一放大管，其控制端连接所述第一运算放大器的输出端，其第一端连接电源，其第二端连接所述第一运算放大器的第二输入端；

可修调电阻，所述第一放大管的第二端经由所述可修调电阻接地；

镜像电路，对流经所述第一放大管的电流做镜像，该镜像电路的输出端作为所述基本电流产生电路的输出端。