[实用新型]用于SAR型ADC的小面积DAC电容阵列

说明书

技术领域

本实用新型涉及一种DAC电容阵列，尤其是涉及一种用于SAR型ADC的小面积DAC电容阵列。

背景技术

SAR(逐次逼近寄存器)型ADC(模拟数字转换器)是采样速率低于5Msps(每秒百万次采样)的中等至高分辨率应用的常见集成电路模数转换器结构。SAR型ADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使该类型ADC具有很宽的应用范围。SAR型ADC中与精度相关的重要组成部分——DAC有多种构成结构，常见的主要有纯电阻型、电阻电容混合型、纯电容(电荷重分配)型。其中纯电容型DAC因为其噪声小，制作精度高，而被广泛使用。

纯电容型DAC一般为了确保电容精度，使用金属-绝缘层-金属型电容(MIMCAP)。因为二进制加权电容在8位以上分辨率时，面积需求显著增大，现今主流的纯电容型DAC的电容阵列主要分成2阶(附图1)或3阶(附图2)来制作，以减少面积消耗。由于寄生电容的影响，下一阶对上一阶的实际电荷分配贡献要比原理图中的小，于是需要在阶与阶之间的阶间电容Cs上增加一个并联电容Cx(附图3)，用以平衡寄生电容Cp的影响。也有直接增加Cs电容容值的做法。因为寄生电容的关系，理论上可行的C-2C梯形电容阵列(附图4)DAC也因为没有较好的寄生电容抵消策略而使用甚少。

由于寄生电容和电路电容并不成比例，所以需要增加的并联电容Cx也和电容阵列里的电容尺寸不一，另外Cs的尺寸也不相同。为控制精度，通常还需要在Cs、Cx周围增加电容DUMMY，这样阶与阶间的这块电路的版图通常比较突兀，面积利用率低，实际制作精度也不好，限制了小面积DAC的分辨率提升，同时对工艺参数极度敏感。

实用新型内容

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种分辨率高、面积小、利用率高的用于SAR型ADC的小面积DAC电容阵列。

本实用新型的目的可以通过以下技术方案来实现：

一种用于SAR型ADC的小面积DAC电容阵列，其特征在于，该DAC电容阵列对应C-2C梯形电容网络电路，由多个重复单元水平紧凑排列形成；

每个重复单元包括位电容C_n、寄生电容C_p、阶间电容C_s和阶间并联电容C_x；所述的寄生电容C_p与位电容C_n共阳极，阴极接地；

所述的阶间并联电容C_x与阶间电容C_s并联后，一端与位电容C_n阳极连接，另一端与相邻侧重复单元的位电容C_n阳极连接；所述的位电容C_n之间和阶间电容C_s之间均设有横向寄生电容Cx₀；所述的位电容C_n之间和阶间电容C_s之间均存在纵向寄生电容Cp₀。

相邻重复单元的位电容并联设置。

该DAC电容阵列为8阶以上。

该DAC电容阵列采用C-2C梯形电容阵列排布，即位电容C_n＝C，阶间电容C_s＝2C。

所述的寄生电容Cp＝2Cp₀，阶间并联电容Cx＝6Cx₀，

为了使C-2C电容容值匹配，需要满足如下公式：