[实用新型]显示面板和显示装置

说明书

技术领域

本实用新型涉及液晶显示领域，具体地，涉及一种显示面板和一种显示装置。

背景技术

目前，为了简化液晶显示面板的设计，通常将栅极驱动设置在显示面板内部，采用GOA（gate on array）+双栅的设计，如图1所示，多条数据线与源极驱动器相连。在实际应用中，面板端数据线通常分为两层分布，奇数线和偶数线分别设置在不同的层上，由于两层数据线实际充电时间存在差异，使得不同层间走线的存储电容开始写入数据时的电容量有较大差异，从而造成视觉上产生竖线不良（V-Line现象）。

为了解决该问题，现有技术中采用的方法是针对特定的面板，通过调整源极驱动器内部与数据线相连的走线，以减少不同层间走线的存储电容的差异。这种方法的走线设计需要根据不同的面板进行相应改变，在大规模应用时较为复杂，并且，由于源极驱动器本身的面积有限，导致走线可调整空间不大，因而竖线不良的改善效果有限。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种显示面板和显示装置，以简单有效地减少竖线不良现象的发生。

为了实现上述目的，作为本实用新型的一方面，提供一种显示面板，包括源极驱动器和多条数据线，多条所述数据线设置在所述显示面板的阵列基板的厚度方向的不同层中，所述源极驱动器与所述数据线相连，所述源极驱动器包括提供驱动信号的驱动模块和与该驱动模块电连接的预充电模块，该预充电模块用于为与不同层的所述数据线相连像素电极相对应的存储电容预充电，使得不同层的所述数据线为与该数据线相连的像素电极相对应的存储电容在写入数据时的初始电容相同。

优选地，所述预充电模块包括寄存器组，每层所述数据线与所述寄存器组中的一个寄存器对应相连，以控制不同层的所述数据线为与该数据线相连的像素电极相对应的存储电容预充电的时间，使得不同层的所述数据线为与该数据线相连的像素电极相对应的存储电容在写入数据时的初始电容相同。

优选地，每条所述数据线与两列像素电极相连，每行像素电极与两条栅线相连，每行像素电极中的奇数像素电极与两条所述栅线中的一条相连，每行像素电极中的偶数像素电极与两条所述栅线中的另一条相连。

优选地，多条所述数据线中的奇数数据线设置在所述阵列基板的厚度方向的一层，多条所述数据线中的偶数数据线设置在所述阵列基板的厚度方向的另一层，所述寄存器组包括奇数寄存器和偶数寄存器，所述奇数寄存器与所述奇数数据线相连，所述偶数寄存器与所述偶数数据线相连。

作为本实用新型的另一方面，提供一种显示装置，包括显示面板，所述显示面板为本实用新型所提供的显示面板。

在本实用新型中，所述预充电模块可以控制不同层的所述数据线为与该数据线对应的存储电容预充电的时间，以使得不同层的数据线为与该数据线对应的存储电容写入数据时的初始电容相同，与现有技术相比，不需要进行在与不同层数据线相应的走线设计，即可简单有效地减少竖线不良现象的发生。

附图说明

附图是用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本实用新型，但并不构成对本实用新型的限制。在附图中：

图1所示的是现有的显示面板的结构示意图；

图2所示的是本实用新型所提供的显示面板的结构示意图；

图3所示的是本实用新型中存储电容的电容量变化示意图。

图4所示的是本实用新型所提供的第一种实施方式中的时序图；

图5所示的是本实用新型所提供的第二种实施方式中的时序图；

图6所示的是本实用新型所提供的第三种实施方式中的时序图；

图7所示的是本实用新型所提供的第四种实施方式中的时序图；

附图标记说明

1：源极驱动器；2：奇数寄存器；3：偶数寄存器；S1、S2、S3、S4、S5、S6：数据线；G1、G2、G3、G4、G5、G6：栅线。

具体实施方式

以下结合附图对本实用新型的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本实用新型，并不用于限制本实用新型。