[实用新型]基于FPGA可编程逻辑门阵列的多核处理器系统

说明书

技术领域

本实用新型属于半导体芯片技术领域，特别是涉及到一种FPGA可编程逻辑门阵列芯片构成的处理器系统。

背景技术

随着半导体工艺技术的快速发展，微处理器（MCU）、数字信号处理器（DSP）、可编程逻辑门阵列（FPGA）的性能都有了大幅度的提高，使得超大规模的复杂运算在实际中得以更广泛的应用但单个处理器还是不能满足日益增长的应用需求。如果把多个处理器互联成处理器阵列进行多核协作并行计算，则可以成倍提高系统的数据处理能力，所以多核互联技术的研究已经成为新兴的热点问题。

处理器之间互联的方式有很多种，在不同的应用场合可以进行不同的选择。传统上使用并行总线传输技术。这种技术结构复杂，因为受到信号偏移的影响，通过提高时钟频率来提高传输效率的方法，其局限性很大。

如果采用拓宽总线的方法来提升传输速率，也因为同样的原因会降低系统的最高频率，同时过宽的总线也会占据更多芯片管脚和电路板面积，从而增加了设备的开销，同时降低了可提供的连接数目。而且由于增加节点数会增大电容，在多点接入的共享总线还造成耗电巨大，在所需的频率下，需增大电压才能驱动总线。另外，传统的互联结构还有诸如安全性差、容错性差等一系列问题。因此高带宽的多核处理器核间互联技术已经成为一个普遍关注的技术。

针对现有技术中存在的不足，本技术领域亟需要一种多核处理器系统来改变此种现状。

发明内容

本实用新型所要解决的技术问题是：提供一种基于FPGA的多核处理器系统，通过将多个处理器互联成为处理器阵列并行工作，实现服务器处理速度的提高。

一种基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：该系统包括外围电路器件，所述外围电路器件，包括SD卡、SDRAM控制器一、网络控制器，所述SD卡通过数据线连接至SD卡控制器；所述SDRAM控制器一通过数据线连接至SDRAM控制器；所述网络控制器与I/O总线连接。

所述外围电路器件通过板间互联总线连接于FPGA芯片。

所述FPGA芯片包括SDRAM控制器、资源网络接口、路由器、片内互联总线、SD卡控制器、I/O总线，所述SDRAM控制器二、资源网络接口、SD卡控制器通过I/O总线互联；所述路由器通过片内互联总线进行互联；

所述路由器具有网络拓扑结构，路由器数目为M×M，其中M≥2的自然数。

所述外围电路器件具有一个网络接口，所述网络接口通过数据线与网络控制器相连接。

所述外围电路器件具有一个SD卡，且所述SD卡通过数据线与SD卡控制器连接。

所述网络控制器型号为DM9000A。

通过上述设计方案，本实用新型可以带来如下有益效果：1、本实用新型基于FPGA的多核处理器系统，利用通过将多个处理器互联成为处理器阵列并行工作，实现服务器处理速度的提高。本实用新型利用网络接口、资源网络接口、片内互联总线、板间互联总线、I/O总线进行连接，其实现方便、易于芯片级的集成，且使用效果理想。2、本实用新型的基于FPGA的多核处理器系统有着很好的应用领域，其市场前景十分广泛，适合于广大半导体芯片行业推广应用。

附图说明

以下结合附图和具体实施方式对本实用新型作进一步的说明：

图1为本实用新型基于FPGA多核处理器系统的总体结构示意图。

图2为本实用新型基于FPGA多核处理器系统的器件内部结构示意图。

图中1-SD卡、2-SDRAM控制器一、3-网络接口、4-SDRAM控制器二、5-处理器、6-网络控制器、7-资源网络接口、8-路由器、9-片内互联总线、10-板间互联总线、11-I/O总线、11-SD卡控制器、12-I/O总线、21-FPGA芯片、22-外围电路器件。

具体实施方式

如附图所示，设计一种基于FPGA可编程逻辑门阵列的多核处理器系统，其特征是：该系统包括外围电路器件，所述外围电路器件22，包括SD卡1、SDRAM控制器一2、网络控制器6，所述SD卡1通过数据线连接至SD卡控制器11；所述SDRAM控制器一2通过数据线连接至SDRAM控制器4；所述网络控制器6与I/O总线12连接。

所述外围电路器件22通过板间互联总线10连接于FPGA芯片21。