[实用新型]一种数字式原子频标系统电路

权利要求书

1.一种数字式原子频标系统电路，其特征在于，包括：直接数字式频率合成器DDS、时钟信号源、输出滤波器、寄存器控制模块以及时序信号产生模块；所述直接数字式频率合成器DDS分别与所述时钟信号源、所述输出滤波器、所述寄存器控制模块以及所述时序信号产生模块相连。

2.如权利要求1所述的数字式原子频标系统电路，其特征在于：所述直接数字式频率合成器DDS采用AD9832芯片。

3.如权利要求2所述的数字式原子频标系统电路，其特征在于：所述时钟信号源采用时钟信号发生器；所述时钟信号发生器与所述AD9832芯片的数字时钟输入端MCLK管脚相连。

4.如权利要求2所述的数字式原子频标系统电路，其特征在于：所述时钟信号源为原子钟或者GPS授时信号；所述原子钟或者GPS授时信号接入所述AD9832芯片的数字时钟输入端MCLK管脚。

5.如权利要求1所述的数字式原子频标系统电路，其特征在于：所述输出滤波器为带通滤波器或者低通滤波器；与所述DDS芯片的IOUT输出端口相连。

6.如权利要求1所述的数字式原子频标系统电路，其特征在于：所述时序信号产生模块包括：微处理器；所述微处理器与所述DDS芯片的串行时钟信号引脚SCLK、串行数据输入端SDATA以及数据同步信号输入端FSYNC相连；向所述DDS芯片写入时序控制字。

7.如权利要求1所述的数字式原子频标系统电路，其特征在于：所述输出滤波器为晶体滤波器。

8.如权利要求1所述的数字式原子频标系统电路，其特征在于：所述DDS芯片的数字时钟输入端MCLK的输入频率大于所述DDS芯片的IOUT输出端的输出频率的4倍。

9.如权利要求1所述的数字式原子频标系统电路，其特征在于：所述输入时钟信号进行3倍频后接入所述DDS芯片。

10.如权利要求1～9任一项所述的数字式原子频标系统电路，其特征在于：所述DDS芯片的两个相位选择控制端PSEL0和PSEL1接地。