[实用新型]一种检测时钟源故障的电路

权利要求书

1.一种检测时钟源故障的电路，其特征在于，所述时钟源用于产生低频脉冲信号，该电路包括： 

用于循环计时的第一计时器，所述第一计时器的计时周期大于等于所述低频脉冲信号的时钟周期； 

分别与所述时钟源和所述第一计时器相连的第一寄存器，所述第一寄存器用于锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号； 

分别与所述时钟源、所述第一计时器和所述第一寄存器相连的检测单元； 

其中，所述检测单元用于在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失。 

2.根据权利要求1所述的电路，其特征在于，所述检测单元包括： 

第一输入端与所述时钟源相连，第二输入端与所述第一寄存器相连的逻辑电路，所述逻辑电路用于比较所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号是否相同，并依据比较结果，输出第一信号； 

分别与逻辑电路的输出端、所述第一计时器相连的第二寄存器，所述第二寄存器的输出信号在每一计时周期开始计时点时置为第二信号； 

所述第二寄存器用于在计时周期内，记录到所述逻辑电路输出的第一信号为用于表征过所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，输出第三信号；记录到所述逻辑电路输出的第一信号为用于一直表征所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，保持输出第二信号； 

分别与所述第一计时器和所述第二寄存器相连的第三寄存器，用于在每一计时周期的开始计时点锁存所述第二寄存器输出的信号，并在所锁存的信号为第二信号时，输出第一指示信号，在所锁存的信号为第三信号时，输出第二指示信号。 

3.根据权利要求1所述的电路，其特征在于，还包括与所述检测单元的相连的第二计时器； 

所述第二计时器用于在所述检测单元输出第一指示信号时，开始计时； 

在所述检测单元输出第二指示信号时，清零。 

4.根据权利要求2所述的电路，其特征在于，所述逻辑电路为异或门逻辑电路； 

当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为低电平信号； 

当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为高电平信号； 

所述第二信号为高电平信号；所述第三信号为低电平信号； 

或，所述逻辑电路为同或门逻辑电路； 

当所述当前低频脉冲信号与所锁存的低频脉冲信号相同时，所述第一信号为高电平信号； 

当所述当前低频脉冲信号与所锁存的低频脉冲信号不同时，所述第一信号为低电平信号； 

所述第二信号为低电平信号；所述第三信号为高电平信号。 

5.一种检测时钟源故障的电路，其特征在于，包括处理器，所述处理器具有输入端和输出端，所述输入端用于与所述时钟源相连，所述时钟源用于产生低频脉冲信号；所述输出端用于输出指示信号； 

所述处理器用于锁存每一计时周期开始计时点的所述时钟源产生的低频脉冲信号；并在计时周期内，检测所述时钟源产生的当前低频脉冲信号是否一直与所锁存的低频脉冲信号相同；若是，输出第一指示信号，所述第一指示信号用于指示所述低频脉冲信号发生丢失；若否，输出第二指示信号，所述第二指示信号用于指示所述低频脉冲信号未发生丢失； 

其中，所述计时周期大于等于所述低频脉冲信号的时钟周期。 

6.根据权利要求5所述的电路，其特征在于，所述处理器输出第一指示信号具体为： 

所述处理器在所述时钟源产生的当前低频脉冲信号与所锁存的低频脉冲信号持续相同的时间达到预设时间时，输出第一指示信号。