[实用新型]基于ROM型专用密钥的3DES加密集成电路

说明书

技术领域

本实用新型涉及基于ROM型专用密钥的3DES加密集成电路。

背景技术

3DES加密算法是以DES为基本模块，通过组合分组的方法设计的加密算法。它使用3个密钥对数据块进行3次DES加密，其中第二次DES运行在解密模式。

DES算法是典型的迭代分组密码算法，如图1所示，首先对64位明文进行初始置换（IP），将其分组成相等的左、右两个部分（各32位），然后进行16轮完全相同的函数运算（称为f函数运算），在每一轮中都要使用由初始密钥产生的一个48位子密钥，16轮运算结束后，左、右两部分交换在一起并进行初始置换的逆运算（IP-1），得到加密结果。

每一轮运算是以32位Ri-1和48位Ki为输入，然后进行f(R,K)函数运算。首先，Ri-1通过序列扩展函数E变换成48位数据，接着与该轮密钥Ki进行异或运算得出8组6位数据，8组6位数据通过S盒运算后替换成8组4位数据，然后将8组4位数据组合成32位数据并进行P盒置换运算，这样就完成了f函数运算。相比于DES算法中所有其他运算，f函数中的S盒运算是算法的核心，经过S盒的非线性变换，使得DES算法具有较强的安全性。S盒运算作为DES算法的核心，它是一个4行16列的二维数组，根据输入的6位地址数据确定4位数据输出。f函数运算流程如图1的右半部分。

客户购买加密芯片时候一般会要求密钥独一无二，目前主流做法是一个客户购买加密芯片就要重新设计密钥，重新量产流片一次，对于走量较大的客户，这种商业模式完全没有问题，流片费用可以靠走量来弥补。但是对于希望密钥独一无二的小客户，这种商业模式不可行，因为小客户购买芯片数量较少，重新设计密钥再流片费用太高。

发明内容

本实用新型的目的在于提供一种电路结构简单、易于实现的基于ROM型专用密钥的3DES加密集成电路。

为实现上述目的，本实用新型的技术方案是：一种基于ROM型专用密钥的3DES加密集成电路，包括一3DES芯片，所述3DES芯片包括一存放若干组密钥的ROM模块及用于对所述ROM模块的地址线进行配置的译码电路和用于实现密钥3DES加密的3DES加密算法电路模块，所述ROM模块的地址线输入端连接至译码电路的输出端，所述ROM模块的输出端连接至3DES加密算法电路模块，所述译码电路的输出端还连接至3DES加密算法电路模块。

在本实用新型实施例中，所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。

在本实用新型实施例中，所述译码电路为3线-8线译码器电路。

在本实用新型实施例中，所述译码电路为4线-16线译码器电路。

相较于现有技术，本实用新型具有以下有益效果：

1、本实用新型电路结构简单、易于实现，且该集成电路能够较明显提高芯片销售灵活性，并降低了芯片设计成本；

2、本实用新型电路结构易于实现芯片的封装，减低芯片开发成本、拓宽销售市场以及节约加密芯片开发时间。

附图说明

图1 为标准的DES加密原理图。

图2 ROM型 3DES系统设计框图。

图3 ROM地址线与内部单元示意图。

图4本实用新型芯片集成电路及封装方案。

具体实施方式

下面结合附图，对本实用新型的技术方案进行具体说明。

本实用新型的一种基于ROM型专用密钥的3DES加密集成电路，包括一3DES芯片，所述3DES芯片包括一存放若干组密钥的ROM模块及用于对所述ROM模块的地址线进行配置的译码电路和用于实现密钥3DES加密的3DES加密算法电路模块，所述ROM模块的地址线输入端连接至译码电路的输出端，所述ROM模块的输出端连接至3DES加密算法电路模块，所述译码电路的输出端还连接至3DES加密算法电路模块。

所述译码电路采用的译码器是根据所述ROM模块的地址线数量来选取的。

所述译码电路为3线-8线译码器电路或4线-16线译码器电路（还可采用其他译码器电路）。

为让本领域技术人员更加了解本实用新型电路的硬件结构方案，以下结合具体实施例讲述本实用新型，需要说明的是该过程涉及的软件部分不是本实用新型的保护内容，只是为了让技术人员更了解本实用新型而进行的说明。