[实用新型]一种MOS管输出过流、欠流保护电路

权利要求书

1.一种MOS管输出过流、欠流保护电路，其特征在于：包括输出驱动单元、过流保护单元、欠流保护单元和MOS管输出单元；CPU发出驱动信号，经输出驱动单元来控制MOS管输出单元进行正常输出，当负载发生过流故障时，过流保护单元进行动作，关断MOS管输出单元，并向CPU发出故障信号；当负载发生欠流故障时，欠流保护单元进行动作，向CPU发出故障信号，对MOS管输出进行保护。

2.根据权利要求1所述的一种MOS管输出过流、欠流保护电路，其特征在于：

所述的输出驱动单元包括限流电阻R9、R11、R12，光耦P3，三极管Q5，滤波电容C1，用来控制MOS管的驱动或关断；

过流保护单元包括分压电阻R1、R3、R5，三极管Q2、Q4，光耦P2，限流电阻R8，滤波电容C2，检测过流故障，及时的进行硬件保护并将故障信号反馈到CPU；

欠流保护单元包括分压电阻R2、R4，限流电阻R6、R10，三极管Q1，光耦P1，检测欠流故障信号反馈到CPU；

MOS管输出单元包括P沟道MOS管Q3，齐纳二极管D1，驱动电阻R7，提供开关功能，对负载进行供电或断电；

电源V1通过限流电阻R11与光耦P3的1脚连接，光耦P3的2脚接CPU的控制信号，滤波电容C1接在光耦P3的1脚和2脚之间，光耦P3的4脚通过限流电阻R9与电源V2连接，光耦P3的3脚与三极管Q5的基极连接，三极管Q5的发射极通过限流电阻R12接输入电源地；三极管Q5的集电极与MOS管Q3的栅极连接，驱动电阻R7和齐纳二极管D1并联在MOS管Q3的栅极和源极之间；输入电源经过分压电阻R1和R5串联再与R3并联后与MOS管Q3的源极连接，滤波电容C2并联在R3两侧，三极管Q2的发射极与输入电源连接，三极管Q2的基极与三极管Q4的发射极连接并与分压电阻R1的末端连接，三极管Q2的集电极与三极管Q4的基极连接，三极管Q4的发射极与光耦P2的1脚连接，光耦P2的2脚与MOS管Q3的栅极连接，光耦P2的3脚通过限流电阻R8与电源V1连接，光耦P2的4脚与地连接；分压电阻R2和R4串联，R2与输入电源连接，R4末端与MOS管Q3的漏极连接并与负载连接，三极管Q1的发射极与输入电源连接，三极管Q1的基极与R2的末端连接，三极管Q1的集电极通过限流电阻R6与光耦P1的1脚连接，光耦P1的2脚与输入电源地连接，光耦P1的3脚通过限流电阻R10与地连接，光耦P1的4脚与电源V1连接。