[实用新型]一种DRAM双芯片堆叠封装结构

说明书

技术领域

本实用新型涉及一种DRAM（Dynamic Random Access Memory，动态随机存取存储器）双芯片堆叠封装结构。

背景技术

当前对高容量、高带宽（Wide I/O）存储器DRAM芯片的市场需求迅猛增长。实现多存储器芯片堆叠封装，如多颗同质DRAM芯片的堆叠封装，可使已有的单颗DRAM芯片实现容量或带宽的倍增。

然而，DRAM芯片因为其独特的内部电路结构设计，使得封装pad（PCB（印刷电路板）中的焊盘）位置排布不同于传统芯片pad分布于四周的结构，即DRAM芯片封装pad分布在芯片中心两列的位置。

这种特殊结构的芯片要实现双芯片的堆叠封装，习知的有以下几种：

1.如图1所示：基板1a为中间开窗结构，两颗芯片，即图1中所示的芯片3a和芯片4a背靠背粘贴固定放置，其中芯片3a正面（有源面）朝下，通过穿过基板开窗结构的引线7a将芯片3a上的焊盘（pad）与基板1a上相应的焊点进行引线键合，从而形成芯片3a与封装基板1a的电气连接；芯片4a背面通过封装胶或膜与芯片3a的背面粘接，其正面朝上，并通过引线6a将芯片4a的焊盘与封装基板1a进行电气连接。然后通过封装体2a进行封装，并在基板上制作用于与外部器件连接的锡球8。

由于引线位置不同，此种DRAM双芯片封装结构需进行两次焊线工艺，且芯片4a焊线时，由于受芯片3a引线的影响，为避开引线7a的影响，工艺难度加大，治具设计较为复杂；且该封装基板上下表面需分别设计与两芯片互联的角仔，信号布线难度大，封装体的关键互联信号受影响的风险加大。

2.如图2所示的封装结构，其采用两芯片正面朝上，打长线的结构，参见图2中所示的引线6a。其第一芯片3b的背面通过封装胶膜与基板1b相粘接，第二芯片4b与第一芯片3b通过一种特殊的封装膜FOW相互粘接，两芯片都通过较长的引线6a键合到基板1b上，形成两芯片与基板的电气连接，然后进行封装体2b的封装，并制作锡球8a。

该封装结构采用长线工艺，且引线跨过芯片比较大，焊线难度较大，其次，由于受封装体整体厚度的影响，第一芯片3b上的焊线高度必须控制到很低，更加大其工艺难度，降低封装良率。

3.如图3所示的封装结构，也是习知的一种DRAM双芯片封装体，其解决了图2封装结构焊线工艺难度加大的问题，但同时大大增加的封装制造成本，因为芯片3c和芯片4c在封装前需要进行RDL（Redistribution Layer，重新分配层）工艺，目的是使位于两芯片中间的pad位置重新分布到芯片两侧，这样虽然降低焊线工艺的难度，但是所需的RDL工艺价格昂贵，使封装成本大大提高。图3中，1c表示基板，2c表示封装体，5c表示封装胶膜，6c表示引线，8c表示锡球。

4.如图4所示：是一种较新的DRAM双芯片封装结构，该结构的优点是：引线数较少，两芯片信号传输路径相差较小，信号传输能力强，但是很明显，该结构使用的两个基板，及基板1d和基板4d，加大了设计投入，并且引线7d连接基板4d和基板1d时，基板4d焊线下方镂空区域还需要添加垫块，否则焊线时基板7d容易变形晃动，使引线键合工艺无法进行。图4中，2d表示封装体，3d表示芯片，5d表示芯片，6d表示焊点，8d表示锡球。另外，倒装芯片的特点之一就在于厚度相对比较薄，增加一基板必然会使其整体厚度偏厚。

综上所述，为改进以上这些习知的双芯片DRAM封装结构的缺点，需要一种封装工艺简单，成本投入较低，设计复杂度不高，且可降低封装不良品，提高封装可靠性的一种新型DRAM双芯片封装体结构。

实用新型内容

有鉴于此，本实用新型的目的在于提供一种结构简练的DRAM双芯片堆叠封装结构。

依据较佳的实施例，一种DRAM双芯片堆叠封装结构，包括：

基板，设有基板电路并具有第一面和与该第一面相对的第二面；

第一芯片，正面朝向基板而倒装于所述基板；

第二芯片，背面贴装于所述第一芯片的背面，并通过引线与所述基板键合；以及

封装体，用于将基板、第一芯片以及第二芯片封装为一体。

依据较佳的实施例，用于DRAM双芯片的封装，两芯片中的一个直接倒装在基板上，另一个则贴装在前一个芯片上，所需要的工艺步骤减少，且倒装和键合的工艺难度都不高，整体的工艺难度降低，切不需要做焊点再分布，从而大大降低了封装成本。另一方面，工艺上的简单化，容易保证产品良率和生产效率。另外，该结构相比于既有的结构厚度减小，适用性更强。

附图说明