[实用新型]减小芯片外电感占用空间的电路结构

权利要求书

1.减小芯片外电感占用空间的电路结构，其特征在于，包括一芯片，所述芯片上分布有焊盘，所述焊盘被划分为多个区域，所述区域之间的间隙中设置第一外接电感，所述第一外接电感的两端分别连接跨所述区域的两个焊盘。

2.根据权利要求1所述的减小芯片外电感占用空间的电路结构，其特征在于，设定位置的一焊盘与另一相邻焊盘连接第二外接电感，所述第二外接电感环绕设定位置的所述焊盘和/或所述相邻焊盘。

3.根据权利要求2所述的减小芯片外电感占用空间的电路结构，其特征在于，所述焊盘被划分为第一区域、第二区域，所述第一区域位于所述第二区域的外部并围绕所述第二区域，所述第一区域与所述第二区域之间的间隙中设置所述第一外接电感，所述第一外接电感的一端连接所述第一区域的一个焊盘，所述第一外接电感的另一端连接所述第二区域的一个焊盘。

4.根据权利要求3所述的减小芯片外电感占用空间的电路结构，其特征在于，所述第一区域位于所述芯片的中心位置，所述第二区域位于所述芯片的边缘位置。

5.根据权利要求3所述的减小芯片外电感占用空间的电路结构，其特征在于，所述第一区域与所述第二区域之间的间隙大于所述设定位置的焊盘与相邻的所述焊盘之间的间隙。

6.根据权利要求3所述的减小芯片外电感占用空间的电路结构，其特征在于，包括多个所述设定位置，所述设定位置位于所述第一区域或所述第二区域。

7.根据权利要求1所述的减小芯片外电感占用空间的电路结构，其特征在于，每一所述焊盘上设置与所述焊盘的大小相对应的焊球。