[实用新型]一种基于DMA传输的Flash存储控制系统

说明书

技术领域

本实用新型涉及计算机技术领域，特别涉及一种基于DMA传输的Flash存储控制系统。

背景技术

NAND FLASH由于其存储容量大、体积小、读写速度快、外围电路简单，从而在嵌入式系统中得到了越来越广泛的应用。但NAND FLASH的读写操作比较特殊，在读写数据时要先写入操作命令和读写地址，并且在编程时不能对其执行任何操作。通常嵌入式处理器采用查询的方式对NAND FLASH进行编程，不仅操作复杂，而且减慢了数据读写的速度。

DMA传输，即存储器直接访问，是一种高速的数据传输操作，允许外部设备和存储器之间直接读写数据，不需要CPU干预，达到数据的快速存储。

实用新型内容

本实用新型目的是：提供一种基于DMA传输的Flash存储控制系统，采用DMA传输实现了对命令和地址的传输，并实现流水线存储过程，加快了存储速度，提高了系统整体运行效率。

本实用新型的技术方案是：一种基于DMA传输的Flash存储控制系统，包括FPGA控制器件、Flash存储阵列和USB接口，所述的FPGA控制器件对Flash存储阵列的控制和数据的正确存储，将阵列中存储的数据通过USB接口上传到上位机。

进一步的，所述Flash存储阵列中所有FLASH使用相同的控制信号，同一列的FLASH的片选信号相同，但数据通道不同，同一行的FLASH的片选信号不同，而数据通道相同。

进一步的，所述的FPGA控制器件通过DMA控制器传输命令和地址按时序释放到数据总线上，对数据进行存储。

进一步的，所述的Flash存储阵列采用时分多路复用的方法对数据进行存储。

进一步的，对FLASH进行存储操作时应先向FLASH写入编程开始命令，然后是五个周期的有效块存储地址和2K字节数据，最后写入结束编程命令。

进一步的，所述的数据存储采用全相关的无效块管理方法。

进一步的，所述的全相关的无效块管理方法为首先将无效块的信息缓存于地址FIFO，待数据存储时，由DMA读取，将相同的地址和命令并置在一起，然后通过DMA方式发送到数据总线，最后在每个Flash的I/O口进行分配。

进一步的，所述的命令和地址通过八选一选择器发送到Flash的IO总线上。

本实用新型的优点是：

采用DMA控制器对命令和地址进行传输，并实现流水线存储过程，加快了存储速度。并且系统以FPGA为控制平台，具有实时性高，速度快的优点。此设计免去了嵌入式处理器对FLASH阵列操作时的读写等待，简化读写流程，提高了系统整体运行效率。

附图说明

下面结合附图及实施例对本实用新型作进一步描述：

图1是本实用新型一种基于DMA传输的Flash存储控制系统的结构框图；

图2是本实用新型一种基于DMA传输的Flash存储控制系统的DMA传输命令和地址的结构框图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本实用新型进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本实用新型的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本实用新型的概念。

实施例：

该系统包括FPGA控制器件、Flash存储阵列和USB接口，所述的FPGA控制器件对Flash存储阵列的控制和数据的正确存储，将阵列中存储的数据通过USB接口上传到上位机。

FPGA：

存储控制系统的控制器件，集成度高，功耗低，内部嵌有总线结构灵活，并行处理能力强的软处理器核MICROBLAZE，并有用户自定义的IP核，可以实现对FLASH阵列的控制和数据的正确存储，而且可以将阵列中存储的数据通过USB接口上传到上位机，进行数据的后期处理。为了保证Flash的正确操作，必须在操作之前建立无效块信息表。在对Flash进行读、写或擦除操作之前，应先从FPGA的RAM中读取无效块信息，然后根据无效块信息决定是否对当前块操作。待数据存储时，由DMA读取，然后将相同的地址和命令并置在一起，然后通过DMA方式发送到数据总线，最后在每个Flash的I/O口进行分配。

存储阵列：