[实用新型]与CMOS工艺兼容的NAND闪存结构的逻辑MTP

权利要求书

1.与CMOS工艺兼容的NAND闪存结构的逻辑MTP，其特征是，包括：一个PMOS晶体管和一个NCAP电容组成单元，其中NCAP电容的漏极连接编程线，NCAP电容的浮栅连接PMOS晶体管的栅极；然后由2个或多个这种单元串联组合在一起，即每个PMOS晶体管漏极连接到下一个PMOS晶体管的源极；在串联组合的首尾PMOS晶体管上再各串联一个PMOS晶体管，所有PMOS晶体管的衬底通过N阱连接在一起，所有NCAP电容的衬底通过P阱连接在一起。

2.如权利要求1所述的与CMOS工艺兼容的NAND闪存结构的逻辑MTP，其特征是，其中第一个PMOS晶体管PMOS1的源极再连接到一个PMOS管PMOS0的漏极，PMOS管PMOS0的栅极作为字节的控制线WL，源极作为比特的控制线BL，最后一个PMOS晶体管PMOSn的漏极再连接一个PMOS管PMOSn+1的源极，PMOS管PMOSn+1的栅极作为漏极端的字节的控制线SWL，漏极作为漏极端的控制线SL，n为大于或等于2的自然数。

3.如权利要求1所述的与CMOS工艺兼容的NAND闪存结构的逻辑MTP，其特征是， 所述NCAP 电容的衬底的P阱跟整个芯片的P型衬底由深N阱隔开。