[实用新型]一种总线式自测电路

权利要求书

1.一种总线式自测电路，其特征在于包括：信号采集电路、信号隔离电路、信号处理电路和信号传输电路，其中：

信号采集电路：包括继电器K1、继电器K2、继电器K3、继电器K4，电阻R1、电阻R2、电阻R3、电阻R4；继电器K1的公共端接外部输入的出筒指令CT-IN，继电器K1的常闭触点端接电阻R1的一端，电阻R1的另一端接信号隔离电路中光耦V1的第一通路输入正端；继电器K2的公共端接外部输入的分离指令FL-IN，继电器K1的常闭触点端接电阻R2的一端，电阻R2的另一端接信号隔离电路中光耦V1的第二通路输入正端；继电器K3的公共端接外部输入的过载指令GZ-IN，继电器K3的常闭触点端接电阻R3的一端，电阻R3的另一端接信号隔离电路中光耦V1的第三通路输入正端；继电器K4的公共端接外部输入的解保指令JB-IN，继电器K4的常闭触点端接电阻R4的一端，电阻R4的另一端接信号隔离电路中光耦V1的第四通路输入正端；

信号隔离电路：包括光耦V1，电阻R6、电阻R7、电阻R8、电阻R9，电容C1；光耦V1至少具有4个通路，其中，第一通路的输出正端同时接电阻R6的一端以及信号处理电路中处理器芯片D1的GPIOA1端，电阻R6的另一端接3.3V电源VDD，第二通路的输出正端同时接电阻R7的一端以及信号处理电路中处理器芯片D1的GPIOA2端，电阻R7的另一端接3.3V电源VDD，第三通路的输出正端同时接电阻R8的一端以及信号处理电路中处理器芯片D1的GPIOA3端，电阻R8的另一端接3.3V电源VDD，第四通路的输出正端同时接电阻R9的一端以及信号处理电路中处理器芯片D1的GPIOA4端，电阻R9的另一端接3.3V电源VDD，电容C1的一端接3.3V电源VDD，电容C1的另一端接3.3V地VSS；光耦V1的第一通路的输入负端、第二通路的输入负端、第三通路的输入负端和第四通路的输入负端均接28V地-BB；

信号处理电路：包括处理器芯片D1，所述的处理器芯片至少包括四个内部寄存器，四个寄存器的输入端分别为端口GPIOA1～端口GPIOA4，四个寄存器的输出端分别接至1553B数据总线；

信号传输电路：包括1553B接口芯片D2、变压器芯片D3、变压器芯片D4，1553B接口芯片D2的输入端接至1553B数据总线，1553B接口芯片D2的两个输出端分别接至变压器芯片D3的输入端和变压器芯片D4的输入端，变压器芯片D3的输出端和变压器芯片D4的输出端分别通过屏蔽双绞线连接至控制系统。

2.根据权利要求1所述的一种总线式自测电路，其特征在于：所述的光耦V1为TLP521-4GB。

3.根据权利要求1所述的一种总线式自测电路，其特征在于：所述的处理器芯片D1为DSP芯片TMS320F2812。

4.根据权利要求1所述的一种总线式自测电路，其特征在于：所述的1553B接口芯片D2为BU_61580。

5.根据权利要求1所述的一种总线式自测电路，其特征在于：所述的变压器芯片D3或者变压器芯片D4为B-3226。