[实用新型]一种基于DDS的高频雷达应答器

说明书

技术领域

本实用新型属于高频雷达技术领域，特别是涉及一种基于DDS的高频雷达应答器。

背景技术

高频地波雷达工作在短波段，它利用垂直极化波，在高导电性的海水表面绕射传播，能够探测到视距以外的海上移动船舰、低空飞行目标以及大面积的海洋动力学状态参数。窄波束高频地波雷达用来探测海洋的风场、浪场、流场以、海上移动船舰以及低空飞行目标，其分辨能力主要靠庞大的窄波速天线来决定，而宽波速高频地波雷达，由于其天线阵列简单、造价低、占地面积小，其对目标的分辨主要靠算法来提高，如单极子/交叉环天线，由于单极子/交叉环天线是一种小口径的宽波束天线，海流与目标的定向往往通过超分辨算法（如MUSIC算法）来实现，因此需要对雷达接收机进行通道校准，也需要进一步检验雷达系统设备的可靠性与算法的准确性。对设计制造完成的雷达，要进行大量的对比试验来对雷达进行校准和验证雷达的功能并且根据结果调节反馈参数以及改进算法，全部采用实物对比实验需要耗费大量的人力物力，并且调试周期较长。近年来也出现过达应答器的研制，适用高频雷达应答器的研究比较少且技术还不成熟，例如在2004年3月10日公开的公开号为2606360的专利高频地波雷达应答器，此专利中设计的应答器主要应用于高频地波雷达，它在一定程度上实现了接收机的通道校准和模拟目标回波的功能，但它也存在自身固有的缺陷：一、它采用延时器对接收信号延时来越过距离盲区和模拟目标距离对回波信号的影响，不能灵活方便地控制延时时间；二、它在实现收发分时共用时没有对接收信号进行存储，只是通过同步控制器产生开关脉冲进行收发分时隔离，这种方式相当于用开关脉冲对接收信号进行采样，开关脉冲的周期既为采样周期也决定了延时时间，需要较高的采样率来保留接收信号完整的频谱信息，因此限制了对接收信号进行延时的时间；三、设计中采用芯片产生的本征信号对接收信号进行混频和对延时后的信号进行调制从而引入了与发射信号不同步的时钟源，影响了回波信号与接收机本征信号相干性，从而引起相位扰动导致相位无法校准；四、设计中没有加入准确的多普勒信息，无法模拟目标的运动速度；五、整个系统主要由模拟电路组成，硬件结构较为复杂、抗干扰能力差，并且设计中没有对雷达发射信号的频率进行检测，盲目接收导致系统的效率不高，损耗的功率较大。又如计算机测量与控制第12卷第12期中的高频地波雷达应答器的设计与前者的结构类似，性能方面没有较大的提高。

实用新型内容

本实用新型针对上述问题,提供一种基于DDS的高频雷达应答器，主要用于高频雷达系统，本实用新型为实现接收机通道校准和雷达系统设备与算法检验提供一个效果更好、效率更高的硬件平台。

本实用新型提供的技术方案是：

一种基于DDS的高频雷达应答器，包括GPS同步电路、PLL电路、DDS电路、FPGA控制电路、发射电路；GPS同步电路的输出端分别与PLL电路的输入端、FPGA控制电路的的输入端相连；PLL电路的输出端与DDS电路的输入端相连；FPGA控制电路的输出端分别与PLL电路的输入端、DDS电路的输入端、发射电路的控制端相连；DDS电路的输出端与发射电路的输入端相连。

所述GPS同步电路包括GPS硬件接收电路；GPS硬件接收电路输出稳定的时

钟，为雷达应答器提供与雷达系统同步的时钟源，同时为雷达信号的发射时刻和雷达应答器模拟回波信号的发射时刻提供时间基准。

所述PLL电路为基于Si5324锁相环芯片的锁相环电路，将GPS同步电路输出

的时钟源进行倍频后为DDS电路提供系统时钟信号。

所述DDS电路为基于AD9910芯片的直接数字频率合成器电路，产生与雷达

信号参数相同且相位随扫频周期递增一个固定值的模拟回波信号。

所述FPGA控制电路采用的FPGA芯片为XC6SLX150，系统为状态机模式，

通过FPGA控制电路配置PLL与DDS和控制发射电路。

所述发射电路包括滤波电路、功率放大电路；滤波电路的输出端与功率放大电

路的输入端相连，为雷达应答器提供发射通道。

所述滤波电路为带通滤波电路。

本实用新型主要用于高频雷达系统；工作时，FPGA控制电路开始对PLL电路和DDS电路进行配置，配置完成后，通过GPS电路提供的时间基准，在雷达信号发射时刻延时一定时间后，触发DDS电路产生与雷达信号参数相同且相位随扫频周期递增一个固定值的模拟回波信号，并控制发射电路同步发射。