[实用新型]测试材料的介电常数和介质损耗的试板和叠构板

说明书

技术领域

本实用新型涉及材料介电常数和介质损耗测试领域，更具体而言，涉及一种测试材料的介电常数和介质损耗的试板以及一种包含该试板的叠构板。

背景技术

随着高速时代的到来，信号传输的频率将越来越高，芯片的上升时间越来越短，这将使得信号在传输的过程中会造成信号完整性问题，其影响信号完整性的因素有很多，而对于信号完整性研究的基本核心是保证传输线，以及线路的阻抗控制，对于阻抗控制，PCB板厂在设计时都是参照所用材料的供应商所提供的DK，DF值，DK(介电常数)值定义：介质在外加电场时会产生感应电荷而消弱电场，外加电场(真空中)与最终介质中电场比值即为介电常数。DF(介质损耗)定义：信号中已损失到绝缘板材中的能量与已储存的传输线中的能量比值。然而，材料在经过，图形转移、压合、电镀等PCB生产工序后材料的DK，DF值都会有较大的变化，这直接导致阻抗设计的可靠性降低。另外，产品设计工程师在对信号仿真时，必须要考虑到材料DK，DF值的选取，若这两个值选取的不准确，会对仿真的结果带来很大的影响，直接导致产品信号测试结果和仿真结果有很大的出入，进而使产品可靠性能下降甚至报废。因此，如何获得高速材料的DK，DF值是信号完整性研究的一个重点。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一。

为此，本实用新型提供了一种测试材料的介电常数和介质损耗的试板，结构简单、制造方便，通过PP材料层和Core材料层之间的TRL校准线路和提取线路来测试和验证PP材料层和Core材料层之间连接处的介电常数和介质损耗，即：进行图形转移、压合、电镀等产品生产工序后的材料的介电常数和介质损耗值，并根据测试的材料的介电常数和介质损耗值来选取相应的材料，以进行产品的阻抗设计，进而达到提高阻抗设计可靠性的目的，而且还提高了产品的信号测试结果，并降低了对仿真测试结果的影响。

本实用新型第一方面的实施例提供了一种测试材料的介电常数和介质损耗的试板，包括第一材料层、测试线路层和第二材料层；所述测试线路层和所述第一材料层位于所述第二材料层的同一层面上，且所述第一材料层覆盖所述测试线路层；其中，所述测试线路层包括TRL校准线路以及介电常数和介质损耗的提取线路。

本实用新型提供的测试材料的介电常数和介质损耗的试板，结构简单、制造方便，通过第一材料层和第二材料层之间的TRL校准线路和提取线路来测试和验证第一材料层和第二材料层之间连接处的介电常数和介质损耗，即：进行图形转移、压合、电镀等产品生产工序后的材料的介电常数和介质损耗值，并根据测试的材料的介电常数和介质损耗值来选取相应的材料，以进行产品的阻抗设计，进而达到提高阻抗设计可靠性的目的，而且还提高了产品的信号测试结果，并降低了对仿真测试结果的影响，可大大提高产品设计的可靠性。

而且，根据测试的第一含胶量的第一材料层和第二材料层之间连接处的介电常数和介质损耗值、与测试的第二含胶量的第一材料层和第二材料层之间连接处(与前者具有相同成本、不同含胶量)的介电常数和介质损耗值则可推算出不同含胶量的第一含胶量的第一材料层和第二材料层之间连接处的介电常数和介质损耗值，从而根据含胶量的不同来选取需要的介电常数和介质损耗值。

根据本实用新型的一个实施例，所述第一材料层与所述第二材料层的配本类型相同。

根据本实用新型的一个实施例，所述试板呈方形状，所述TRL校准线路和所述提取线路均相对所述试板的板边倾斜设置。

根据本实用新型的一个实施例，所述TRL校准线路和所述提取线路相对所述试板的板边倾斜30度。

根据本实用新型的一个实施例，所述第一材料层的外侧层面上和所述第二材料层的外侧层面上还设置有金属层。

根据本实用新型的一个实施例，所述试板的外板面上设置有多个导电孔，多个所述导电孔的孔壁上均设置有第二金属层，且多个所述第二金属层中的一部分与所述TRL校准线路电连接、另一部分与所述提取线路电连接。

根据本实用新型的一个实施例，所述导电孔为盲孔；所述第二金属层为铜层、铝层或银层；所述第一材料层为PP材料层，所述第二材料层为Core材料层。

本实用新型第二方面的实施例提供了一种叠构板，所述叠构板包括多个上述任一实施例所述的测试材料的介电常数和介质损耗的试板，且多个所述试板依次罗放压合成一体。

本实用新型提供的叠构板，结构简单、制作方便，可根据测试的不同含胶量的介电常数和介质损耗值来对相同成分、不同含胶量的材料进行介电常数和介质损耗值推测，以获得材料准确的介电常数和介质损耗值。