[实用新型]一种抗地弹效应的输出电路

说明书

技术领域

本发明涉及半导体集成电路，具体涉及一种应用于数字输出端口的抗地弹效应的电路。

背景技术

随着电路规模的增大，工作频率的提高，输出管脚数的增多和驱动能力的增强，芯片的瞬态功耗增大，导致地弹噪声增加，严重的影响了电路的功能和性能。

地弹效应(Ground Bounce)是指由于电路中出现较大的电流涌动导致在电源与接地平面间产生大量噪声的现象。一段导线并不仅仅是电的导体，它在低频段呈现出阻性，在高频段则为感性。PCB板上电路之间的互连，ASIC电路的封装，ASIC电路芯片内部器件的互连，都会产生电感。当多个芯片或芯片内部大量器件发生同步切换时，在芯片地与片外地之间就会流过一个很大的瞬态电流，按照电磁学理论，此时上述电感就会产生电磁感应现象，从而引发电源噪声，这就是地弹噪声。

图1为包含了寄生电感的输出电路示意图。图中MP和MN为输出驱动管；DOUT和OEN 为输出驱动控制信号；Predriver为输出驱动的控制电路；L1、L2分别为电源线上和地线上的寄生电感。

当输出状态发生翻转时，有较大的瞬态电流流过寄生电感，产生地弹效应。假设输出从高电平向低电平翻转时，MP管关断，MN管开启，此时产生的电流为：                                                。其中，为电子迁移率，为单位面积的栅电容，为驱动管MN的宽长比，为MN的栅源电压，为MN的阈值电压。此电流流过寄生典范所产生的地弹噪声电压为：如果芯片上有个N输出同时向同一电平翻转，此时流过寄生电感的电流将变为N倍，此时产生的地弹噪声电压可表示为：;表征为地线上的较大电压波动，同理可知电源线上也将产生同等的电压波动。当这个电压波动的值足够大时，就会影响信号的完整性并造成其它器件的误判，产生逻辑错误。

通过专利检索，存在以下现有技术：

申请人：中国航天时代电子公司第七七一研究所，专利号：200910021080.8，申请日：2009-02-10，此发明公开了一种具有抗地弹效应的输出电路,其特征在于,使用PMOS阈值电压调整电路调整PMOS输出晶体管的阈值电压,使用NMOS阈值电压调整电路调整NMOS输出晶体管的阈值电压。输出电路的输出由高电平向低电平转换时,PMOS输出晶体管的阈值电压增大,NMOS输出晶体管、的阈值电压减小,从而减小下拉电路的变化率,减小地线上的地弹效应,并降低功耗和下拉延迟;输出电路的输出由低电平向高电平转换时,PMOS输出晶体管的阈值电压减小,NMOS输出晶体管的阈值电压增大,从而减小上拉电路的变化率,减小电压线上的地弹效应,并降低功耗和上拉延迟。

现有技术与本发明创造的相同点均是抗地弹效应，同时能够减小功耗。

但现有技术与本发明创造的实现方式有区别：1.抗地弹方面：本发明创造利用输出信号的反馈，控制大尺寸和小尺寸晶体管的相继导通，减小电流的变化率，从而实现抗地弹效应的功能；对比专利利用改变阈值电压的值来抗地弹。

2.减小功耗方面：本发明创造利用一个小尺寸的晶体管（103）和（104）来续流，在电路状态翻转时，小尺寸的晶体管的静态电流相对大尺寸管（101）和（102）小很多。因此在状态翻转时，降低电路的功耗；对比现有技术专利主要是通过调整阈值电压的值来降低功耗。

发明内容

本发明的目的是提供一种具有抗地弹效应的输出电路，该电路除了具有较强的抗地弹能力之外，还可以相对减少电路的延迟和功耗。

为达到以上目的，本发明是采取如下技术方案予以实现的：一种抗地弹效应的输出电路，其特征在于它包括用于控制PMOS晶体管Ⅰ (101)、PMOS晶体管Ⅱ(103)导通过程中减小电源线上的地弹效应的PMOS控制逻辑电路，用于控制NMOS晶体管Ⅰ(102 )、NMOS晶体管Ⅱ(104)导通过程中减小地线上的地弹效应的NMOS控制逻辑电路；电阻Ⅰ（R1）连接于输出节点（VOUT）和PMOS晶体管Ⅱ(103 )的漏极，电阻Ⅱ（R2）连接于输出节点（VOUT）和NMOS晶体管(104 )的漏极。

在较佳实施情况下，以上所述的PMOS晶体管Ⅰ (101)、NMOS晶体管Ⅰ(102 )为大尺寸管，以上所述的PMOS晶体管Ⅱ(103)、NMOS晶体管Ⅱ(104)为小尺寸管。