[实用新型]一种交流电压的有效值隔离采样电路

说明书

技术领域

本实用新型涉及一种交流电压的检测技术，尤其是一种交流电压的有效值隔离采样电路。 

背景技术

传统交流电压采样电路通常需要提供一个基准电源作比较电路的参考电平，通过上抬电压的方式，才能达到CPU采样的范围，且直接将运放后的幅值送给CPU，需要CPU内部再经过复杂计算转化，才能得到交流电压的有效值，这样就占用了CPU的运算资源，影响了CPU的使用率。 

发明内容

本实用新型的目的在于提供一种交流电压的采样电路，以实现交流电压的有效值采样，同时达到简化采样电路和减少CPU运算资源的目的。 

为实现上述目的，本实用新型的技术方案是：一种交流电压的有效值隔离采样电路，其特征在于，包括：采样电阻、电压互感器、运放电路、全波整流电路和高阶低通滤波电路；其中，所述采样电阻的输入端连接至待采样交流电压，输出端与所述电压互感器的输入端相连；所述电压互感器的输出端与所述运放电路输入端相连；所述运放电路的输出端与所述全波整流电路的输入端相连；所述全波整流电路的输出端与所述高阶低通滤波电路的输入端相连。 

在本实用新型一实施例中，所述有效值隔离采样电路中还包括一限幅保护电路；所述限幅保护电路的输入端与所述高阶低通滤波电路的输出端相连，所述限幅保护电路的输出端与一CPU的A/D端口相连。 

在本实用新型一实施例中，所述采样电阻包括：第一电阻(R1)、第二电阻(R2)和第一电容(C1)；所述第一电阻(R1)的一端作为所述采样电阻的第一输入端；所述第二电阻(R2)的一端作为所述采样电阻的第二输入端；所述第一电阻(R1)的另一端与所述第一电容(C1)的一端相连，并作为所述采样电阻的第一输出端；所述第二电阻(R2)的另一端与所述第一电容(C1)的另一端相连，并作为所述采样电阻的第二输出端。 

在本实用新型一实施例中，所述运放电路包括：第三电阻(R3)和第一 运放(IC1)；所述第一运放(IC1)的反向输入端与所述第三电阻(R3)的一端相连，并作为所述运放电路的第一输入端；所述第一运放(IC1)的正向输入端接地，并作为所述运放电路的第二输入端；所述第三电阻(R3)的另一端与所述第一运放(IC1)的输出端相连，并作为所述运放电路的输出端。 

在本实用新型一实施例中，所述全波整流电路包括：第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第二运放(IC2)、第三运放(IC3)、第一二极管(D1)和第二二极管(D2)；所述第一二极管(D1)的正极与所述第二二极管(D2)的负极相连，并接入所述第二运放(IC2)的输出端；所述第一二极管(D1)的负极与所述第六电阻(R6)的一端相连，并接入所述第二运放(IC2)的反向输入端；所述第二运放(IC2)的正向输入端接地；所述第六电阻(R6)的另一端与所述第二二极管(D2)的正极相连，并接入所述第七电阻(R7)的一端；所述第七电阻(R7)的另一端与所述第五电阻(R5)的一端相连，并接入所述第三运放(IC3)的反相输入端；所述第三运放(IC3)的正相输入端接地；所述第五电阻(R5)的另一端与所述第四电阻(R4)的一端相连，并作为所述全波整流电路的输入端；所述第四电阻(R4)的另一端与所述第二运放(IC2)的反向输入端相连；所述第八电阻(R8)的一端与所述第三运放(IC3)的反相输入端相连；所述第八电阻(R8)的另一端与所述第三运放(IC3)的输出端相连，并作为所述全波整流电路的输出端。 

在本实用新型一实施例中，所述高阶低通滤波电路包括：第九电阻(R9)、第十电阻(R10)、第十一电阻(R11)、第二电容(C2)、第三电容(C3)、第四电容(C4)和第四运放(IC4)；所述第九电阻(R9)的一端作为所述高阶低通滤波电路的输入端；所述第九电阻(R9)的另一端与所述第二电容(C2)的一端相连，并接入所述第十电阻(R10)的一端；所述第二电容(C2)的另一端接地；所述第十电阻(R10)的另一端与所述第三电容(C3)的一端相连，并接入所述第十一电阻(R11)的一端；所述第三电容(C3)的另一端与所述第四运放(IC4)的反向输入端相连；所述第十一电阻(R11)的另一端与所述第四电容(C4)的一端相连，并接入所述第四运放(IC4)的正向输入端；所述第四电容(C4)的另一端接地；所述第四运放(IC4)的反向输入端和所述第四运放(IC4)的输出端相连，并作为所述高阶低通滤波电路的输出端。