[实用新型]内容可寻址存储器

说明书

技术领域

本实用新型涉及存储器领域，更具体地说，涉及一种内容可寻址存储器。

背景技术

内容可寻址存储器(Content Addressable Memory，CAM)是根据所存储数据的内容而不是存储数据的位置来访问和修改数据的存储设备。由于CAM具有高速、并行、易扩展和实现灵活等特点，目前已被可以广泛地用于网络应用、高速数据处理等。在进行数据搜索时，CAM将接收的搜索数据字与CAM中的所有实体进行比较，以确定在搜索数据字和CAM中的实体之间存在单个匹配、多个匹配还是不匹配。在CAM的行中的每一个存储位置与匹配线相连，该匹配线指示在所存储的数据字和搜索字之间比较的匹配或不匹配结果，并可由优先编码器来处理指示匹配状态的所有匹配线，以确定作为CAM的输出而提供的最高优先级的匹配地址。

上述内容可寻址存储器可确定在搜索数据字和CAM中的实体之间存在单个匹配、多个匹配还是不匹配，其输出结果是匹配或不匹配，这种匹配机制可应用于网络通信。

然而，在许多其他需要进行匹配的应用领域，例如模式识别、人工智能，往往需要判断搜索数据字与CAM中实体之间存在的匹配度或相似度，即两个比较字中匹配位数的程度，匹配位数越多，说明这两个比较字越相似，识别的准确率就越高。而且，在很多应用中，不仅需要获得最相似(或最匹配)的结果，还需要获得第二相似、第三相似等的排序结果，以便于后续的处理。

此外，在模式识别、人工智能中，进行匹配度运算都是靠高速CPU或DSP进行的，其将待搜索数据字与模式识别的字库中的模板字一个一个串行比较，整体匹配时间比较长，对于大模板库难于进行实时匹配。

实用新型内容

本实用新型要解决的技术问题在于，针对上述内容可寻址存储器无法实现相似度匹配及根据相似程度排序输出的问题，提供一种内容可寻址存储器。

本实用新型解决上述技术问题的技术方案是，提供一种内容可寻址存储器，包括由M行CAM单元构成的CAM阵列、匹配度排序单元和地址编码器，其中M为大于或等于2的整数，所述CAM阵列中位于同一行的所有CAM单元的匹配线连接到匹配度排序单元，所述匹配度排序单元通过M根信号线连接到地址编码器；所述匹配度排序单元用于在匹配周期内根据CAM阵列的M行CAM单元中匹配线电压的大小依次向对应的信号线输出特征电平信号；所述地址编码器用于在信号线输出所述特征电平信号时输出该信号线对应的存储地址。

在本实用新型所述的内容可寻址存储器中，所述匹配度排序单元包括M个支路，且每一所述CAM单元的匹配线分别经由一个支路连接到一根信号线；每一所述支路包括第一锁存子单元、第二锁存子单元、求大子单元、复位子单元以及放电子单元，所述第一锁存单元经由放电子单元接地且该放电子单元的控制端经由一个或门连接到第一复位信号及所在支路的求大子单元中输出单元的输出端。

在本实用新型所述的内容可寻址存储器中，每一所述第一锁存子单元包括第一开关、第一电容，且所述第一电容的第一端经由第一开关连接到CAM单元的匹配线、第二端接地，所述M个支路中所有第一锁存子单元的第一开关由同一第一控制信号控制断开和闭合；每一所述第二锁存子单元包括第二开关、第二电容，且所述第二电容的第一端经由第二开关连接到所在支路的第一锁存子单元的输出端，所述M个支路中所有第二锁存子单元的第二开关的控制端连接到同一第二控制信号。

在本实用新型所述的内容可寻址存储器中，每一所述求大子单元包括第三开关、P型MOS管及M-1个N型MOS管，且同一求大子单元中的M-1个N型MOS管的源极分别接地、栅极分别经由其他M-1个支路中的第三开关连接到对应支路的第二锁存单元的输出端、漏极经由该M-1个N型MOS管所在的支路的第三开关连接到第二锁存单元的输出端，所述P型MOS管的源极连接直流电源接线端、栅极连接偏置电压接线端、漏极连接到N型MOS管的漏极；所述M个支路中所有求大子单元的第三开关的控制端连接到同一第三控制信号。

在本实用新型所述的内容可寻址存储器中，每一所述复位子单元包括第四开关，且该第四开关接于求大子单元中输出单元的输入端与参考地之间；所述M个支路中的所有复位子单元的控制端连接到同一第二复位信号。

在本实用新型所述的内容可寻址存储器中，每一支路中的第一锁存子单元包括一个同相输入端连接第一电容的第一端的运算放大器，且该运算放大器的输出端和反相输入端连接到第一锁存子单元输出端。