[实用新型]一种FPGA的存储器配置电路

说明书

技术领域

本实用新型属于电路技术领域，涉及一种外围电路，特别是涉及一种FPGA的存储器配置电路。

背景技术

图1是一个现场可编程门阵列(Field Programmable Gate Array，FPGA)的配置接口示意图。在此处为了方便示意FPGA器件的配置原理，仅仅将其与配置相关的接口信号标注了出来，主要包括：配置数据输入信号DIN[7∶0]、模式选择引脚MODE PINS、FPGA配置时钟信号CCLK、配置完成信号DONE、配置初始化信号INI Tn、编程使能信号PROGARMn、测试数据输入信号TDI、测试模式选择信号TMS、测试时钟信号TCK和测试数据输出信号TDO。

针对FPGA器件的配置，一般存在边界扫描模式、串行模式和并行模式三种配置方式。在边界扫描模式下，FPGA器件与相应的配置存储器件通过各自边界扫描电路的TAP接口级联形成串行扫描链路，配置数据从DIN[0]端送入FPGA器件；在串行模式下，数据输入信号DIN[7∶0]的第一位DIN[0]会作为FPGA器件配置所需的串行数据输入端；在并行模式下，数据输入信号DIN[7∶0]会作为FPGA器件配置所需的并行数据输入信号。

传统的存储器无法直接应用于FPGA器件的配置，必须通过增加特定功能的外围电路，以达到适应FPGA器件不同配置模式需求的目的。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种FPGA的存储器配置电路，用于解决现有存储器无法直接满足FPGA器件的不同配置模式需求的问题。

为实现上述目的及其他相关目的，本实用新型提供一种FPGA的存储器配置电路，所述FPGA的存储器配置电路包括：PROM芯片，设置有CLK引脚、CE引脚、TMS引脚、TDI引脚、TCK引脚、DO引脚、TDO引脚、CF引脚、OE/RESET引脚；所述CLK引脚接FPGA器件的配置时钟信号CCLK引脚；所述CE引脚接FPGA器件的配置完成信号DONE引脚；所述TMS引脚接FPGA器件的测试模式选择信号TMS引脚；所述TDI引脚接FPGA器件的测试数据输入信号TDI引脚；所述TCK引脚接FPGA器件的测试时钟信号TCK引脚；所述DO引脚接FPGA器件的配置数据输入信号DIN引脚；所述TDO引脚接FPGA器件的测试数据输出信号TDO引脚；所述CF引脚接FPGA器件的编程使能信号PROGARMn引脚；所述OE/RESET引脚接FPGA器件的配置初始化信号INI Tn引脚。

所述FPGA的存储器配置电路还包括：JTAG接口，设置有第1、2、3、4、5、6引脚；所述第1引脚通过电阻R1与所述FPGA器件的测试模式选择信号TMS引脚相连；所述第2引脚通过电阻R2与所述FPGA器件的测试数据输入信号TDI引脚；所述第3引脚与所述FPGA器件的测试数据输出信号TDO引脚；所述第4引脚通过电阻R4与所述FPGA器件的测试时钟信号TCK引脚；所述第5引脚接地；所述第6引脚接3.3V电源。

所述PROM芯片还设置有VCCINT引脚、VCCO引脚、VCCJ引脚、GND引脚、DNC引脚；所述VCCINT引脚接3.3V电源；所述VCCO引脚和VCCJ引脚均接2.5V电源；所述GND引脚接地；所述DNC引脚空置。

如上所述，本实用新型所述的FPGA的存储器配置电路，具有以下有益效果：

本实用新型所述的FPGA的存储器配置电路解决了现有存储器无法直接满足FPGA器件的不同配置模式需求的问题，实现了FPGA器件的JTAG和串行模式配置。

附图说明

图1为现有FPGA器件的配置接口示意图。

图2为本实用新型实施例所述的FPGA的存储器配置电路结构框图。

图3为本实用新型实施例所述的FPGA的存储器配置电路中PROM芯片的连接关系示意图。

图4为本实用新型实施例所述的FPGA的存储器配置电路中JTAG接口的连接关系示意图。

元件标号说明

100    FPGA器件

200    PROM芯片

300    JTAG接口

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。