[实用新型]防止样品静电损伤的装置

说明书

技术领域

本实用新型涉及到半导体集成电路领域，尤其涉及一种防止样品静电损伤的装置。

背景技术

静电放电(Electrostatic Discharge，简称ESD)是由一非传导表面瞬间所放的静态电流，其容易造成集成电路中半导体元件以及其它电子元件的损伤。而集成电路发生静电放电时所造成的损伤常是永久性难以复原，其造成的损伤能量通常可以大到足以摧毁集成电路的线路，造成集成电路的寿命缩短或者导致集成电路完全失效。

在工艺可靠性评估中，为了提高测试效率，需要进行封装级测试，封装级样品非常容易受到静电损伤。在很多情况下，操作人员需要进行直接的接触样品，人体静电会对样品的测试结构造成静电损伤，因此对样品进行后续的失效分析(Failure Analysis，简称FA)时，很难区分静电损伤还是测试电应力损伤，对分析判断带来干扰。

为了防止封装工艺中样品受到静电损伤，该领域操作人员需要进行静电防护，目前静电防护的主要采用静电手环和离子风扇，操作人员佩戴静电手环，可以有效的疏散人体静电；离子风扇可以提高空气导电性避免样品表面放电。但是由于静电手环和离子风扇移动性较差，难以实现在携带样品进行多种测试分析时的实时静电防护。

实用新型内容

针对上述存在的问题，本实用新型公开了一种防止样品静电损伤的装置，以解决现有技术中因静电手环和离子风扇移动性较差，难以实现在携带样品进行多种测试分析时的实时静电防护的缺陷。

为达到上述目的，本实用新型采取如下具体技术方案：

一种防止样品静电损伤的装置，其中，所述装置包括：

一壳体，所述壳体顶部设有两列若干均匀并排的插槽，且各列插槽均与另一列插槽一一对应的在同一直线上重合；

各所述插槽内均对应设置有一针脚；

一金属导线，设于所述壳体内，所述金属导线用于短接所述针脚。

较佳的，上述的防止样品静电损伤的装置，其中，所述金属导线以串联或并联的方式短接所述针脚。

较佳的，上述的防止样品静电损伤的装置，其中，所述金属线和所述针脚的短接处均镀覆有焊锡。

较佳的，上述的防止样品静电损伤的装置，其中，所述金属线的材质为钨、铝或铜。

较佳的，上所述的防止样品静电损伤的装置，其中，所述插槽为DIP插槽。

较佳的，上述的防止样品静电损伤的装置，其中，所述装置中具有48个针脚。

上述技术方案具有如下优点或有益效果：

通过在一壳体中设有若干均匀并排的插槽，各插槽均具有一针脚，所有针脚均通过一金属线进行短接；将一具有针脚的待测样品插入该装置的插槽中进行测试分析时，因该装置中所有的针脚短接，静电电荷会均匀的分布，待测样品中不同针脚的电势相同，因此一定程度上避免了静电放电对待测样品的损伤；并且当进行多种测试分析时亦可以实时静电防护，同时提高测试分析的效率，节约测试分析的成本。

具体附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本实用新型的主旨。

图1是本实用新型中防止样品静电损伤的装置的结构示意图；

图2是本实用新型中防止样品静电损伤的装置的内部结构示意图；

图3a和图3b是本实用新型中防止样品静电损伤的装置的工作原理示意图。

具体实施方式

本实用新型的核心思想是：在一壳体中设有多列若干均匀并排的插槽，每个插槽均具有一针脚，所有针脚均通过一金属线进行短接。

下面结合附图和具体的实施例对本实用新型作进一步的说明，但不作为本实用新型的限定。

如图1所示的为本实用新型实施例中防止样品静电损伤的装置的结构示意图，具体的包括一矩形结构的壳体1，该壳体顶部设有若干插槽2，插槽2在壳体1顶面均匀并排呈列状分布且各列插槽均与另一列插槽一一对应的在同一直线上重合。

优选的，各插槽2的长度延伸方向垂直于该壳体1结构的一长边，在本实用新型的实施例中，任意一插槽2中均具有一针脚(图中未示出)。