[实用新型]用于雷达检测系统的数据录取装置

权利要求书

1.用于雷达检测系统的数据录取装置，包括PFGA芯片（1）、时序产生模块（2）、模数转换电路（5）和输出信号驱动模块（3）；其中，时序产生模块（2）与PFGA芯片（1）连接并向PFGA芯片（1）输送时序信号，PFGA芯片（1）的输出端和输出信号驱动模块（3）的输入端相连接，其特征在于：还设有数字信号转换电路（4）和信号选择电路（6）；其中，数字信号转换电路（4）直接与PFGA芯片（1）相连接；模数转换电路（5）经信号选择电路（6）与PFGA芯片（1）相连接。

2.如权利要求1所述的用于雷达检测系统的数据录取装置，其特征在于：数字信号转换电路（4）包含电平输入子电路（41）和电平输出子电路（42）；电平输入子电路（41）的信号输出端与PFGA芯片（1）的输入端相连接，电平输出子电路（42）的信号输入端与PFGA芯片（1）的输出入端相连接。

3.如权利要求2所述的用于雷达检测系统的数据录取装置，其特征在于：电平输入子电路（41）由第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一芯片D2构成；

其中，第一芯片D2的型号为AM26LV32且包含16个引脚；第一电阻R1串联在第一芯片D2的引脚1和第一芯片D2的引脚2之间，第二电阻R2串联在第一芯片D2的引脚6和第一芯片D2的引脚7之间，第三电阻R3串联在第一芯片D2的引脚9和第一芯片D2的引脚10之间，第四电阻R4串联在第一芯片D2的引脚14和第一芯片D2的引脚15之间；

第一芯片D2的引脚2、引脚1、引脚6、引脚7、引脚10、引脚9、引脚14和引脚15构成电平输入子电路（41）的信号输入端口；第一芯片D2的引脚3、引脚5、引脚11、引脚13、引脚4、引脚12、引脚8和引脚16构成电平输入子电路（41）的信号输出端口；

电平输出子电路（42）由第三十六电阻R36、第三十七电阻R37、第三十八电阻R38和第二芯片D43构成；其中，第二芯片D43的型号为AM26LV31且包含16个引脚；第三十六电阻R36串联在第二芯片D43的引脚2和第二芯片D43的引脚3之间，第三十七电阻R37串联在第二芯片D43的引脚6和第二芯片D43的引脚5之间，第三十八电阻R38串联在第二芯片D43的引脚10和第二芯片D43的引脚11之间；

第二芯片D43的引脚2、引脚3、引脚6、引脚5、引脚10、引脚11、引脚14和引脚13构成电平输出子电路（42）的信号输入端口；第二芯片D43的引脚1、引脚7、引脚9、引脚15、引脚4、引脚12、引脚8和引脚16构成电平输出子电路（42）的信号输出端口。

4.如权利要求1所述的用于雷达检测系统的数据录取装置，其特征在于：信号选择电路（6）包括选择开关子电路（61）、数字信号选择子电路（62）和模拟信号子选择电路（63）；

选择开关子电路（61）分别与数字信号选择子电路（62）的受控端、模拟信号子选择电路（63）的受控端相连接；数字信号选择子电路（62）的一侧与数字信号转换电路（4）相连接，数字信号选择子电路（62）的另一侧与PFGA芯片（1）相连接；

模拟信号子选择电路（63）的一侧与模数转换电路（5）相连接，模拟信号子选择电路（63）的另一侧与PFGA芯片（1）相连接。

5.如权利要求4所述的用于雷达检测系统的数据录取装置，其特征在于：选择开关子电路（61）由跳线J、第八十电阻R80和第八十一电阻R81构成；所述跳线J包含3个引脚，跳线J的引脚3经第八十电阻R80与电源VCC相连接，跳线J的引脚1经第八十一电阻R81与电源VCC相连接，跳线J的引脚2接地GND；

数字信号选择子电路（62）为一块型号是74HC245SMD的芯片；数字信号选择子电路（62）的引脚19为G3端口，且与跳线J的引脚3相连接；数字信号选择子电路（62）的引脚2至引脚9是信号输出端口，数字信号选择子电路（62）的引脚1以及引脚11至引脚18是信号输入端口； 

模拟信号子选择电路（63）为另一块型号是74HC245SMD的芯片；其中，模拟信号子选择电路（63）的引脚19为G3端口，且与跳线J的引脚1相连接；模拟信号子选择电路（63）的引脚2至引脚9与PFGA芯片（1）相连接；模拟信号子选择电路（63）的引脚11至引脚18与模数转换电路（5）相连接。

6.如权利要求1所述的用于雷达检测系统的数据录取装置，其特征在于：模数转换电路（5）包含一枚AD9224ARS模数转换芯片。