[实用新型]一种时钟数据恢复电路

说明书

技术领域

本实用新型涉及数字通信技术领域，具体涉及一种时钟数据恢复电路。

背景技术

时钟数据恢复电路是高速收发器的核心模块，而高速收发器是通信系统中的重要组成部分。当数据流在串行数据线路中传输时，并没有附带时钟信号，串行数据接收端需通过时钟数据恢复电路CDR(Clock and Data Recovery)从接收到的含有较大干扰和抖动的数字信号中提取同步时钟，并利用该同步时钟对数据信号重新采样，得到稳定可靠的数据。图1是时钟数据恢复电路的原理图，如图1所示，设计时钟数据恢复电路有两个基本目标，一个是恢复原数据流的时钟，另一个是数据重定时。数据恢复一般是通过一个D触发器来实现，时钟恢复主要是从接收到的包含有噪声的失真数据流中提取出嵌入在数据中的同步时钟信息。通常用来实现CDR有两种方法：基于锁相环PLL(phase-locked loop)的时钟数据恢复方法和基于过采样法(Oversampling)结构的时钟数据恢复方法。图2是基于锁相环的时钟数据恢复电路的原理图，如图2所示，锁相环法是闭环反馈结构，其工作原理是利用反馈环路将从输入数据比特流中检测到的时钟边沿与接收端的时钟沿对齐，提取出同步时钟，并通过D触发器用提取的时钟采样数据比特流来恢复数据。过采样法则是选用本地时钟，在一个数据位宽度内多次采样，所选用的本地时钟往往是输入数据速率的几倍，在多次采样得到的数据中利用特定的判决算法恢复出正确的时钟和数据。过采样时钟数据恢复方法分为同频多相过采样法和数据延迟链过采样法。图3是基于同频多相过采样法的时钟数据恢复电路的原理图。图4是基于数据延迟链过采样法的时钟数据恢复电路的原理图。传统的时钟数据恢复电路一般是基于锁相环方法或过采样的方法，但这两种时钟数据恢复方法都存在自身的缺点：基于锁相环的时钟数据恢复电路存在锁定时间长、有限的相位捕获范围等缺点，基于过采样的时钟恢复电路存在数字电路复杂、恢复出时钟抖动大等缺点。

实用新型内容

本实用新型提供了一种时钟数据恢复电路，以解决现有时钟数据恢复方案存在的恢复出的时钟抖动大、锁定时间长等缺陷。

为达到上述目的，本实用新型的技术方案是这样实现的：

本实用新型提供了一种时钟数据恢复电路，该电路包括：时钟产生模块、时钟选择模块、鉴相器和数字相关性处理模块；

时钟产生模块，用于接收外部输入的时钟信号，根据输入时钟信号产生多路同频不同相的时钟信号，将多路同频不同相的时钟信号发送给时钟选择模块；

时钟选择模块，用于在多路同频不同相的时钟信号中选择连续的多路时钟信号作为过采样时钟信号发送给鉴相器；以及，在多路同频不同相的时钟信号中选择一路时钟信号作为数据时钟信号发送给数字相关性处理模块；

鉴相器，用于接收外部输入的数据，并根据多路过采样时钟信号对输入数据进行过采样，将过采样数据发送给数字相关性处理模块；

数字相关性处理模块，用于对过采样数据进行判断处理，恢复出数据；并根据恢复出的数据反馈一个时钟选择信号给时钟选择模块；

时钟选择模块，还用于根据数字相关性处理模块反馈的时钟选择信号，在多路同频不同相的时钟信号中选择与恢复出的数据同相的时钟信号作为恢复出的时钟信号并输出。

可选地，数字相关性处理模块包括：数字相关器和有限状态机；

数字相关器，对鉴相器发送的过采样数据进行数字相关性分析，判断出过采样数据中高电平或者低电平的个数信息，并将高电平或低电平的个数信息发送给有限状态机；以及判断过采样数据中的高电平或者低电平的位置分布信息，将高电平或者低电平的位置分布信息发送给有限状态机；

有限状态机，用于根据高电平或者低电平的个数信息、高电平或者低电平的位置信息，以及时钟选择模块发送的数据时钟信号恢复出数据并输出。

可选地，多路同频不同相的时钟信号为16路同频不同相的时钟信号；

连续的多路过采样时钟信号为连续的8路过采样时钟信号，该连续的8路过采样时钟信号用来对输入数据进行并发过采样。

可选地，时钟产生模块包括一个具有16个状态的移位寄存器；移位寄存器由16对连续成对的上升沿触发器和下降沿触发器组成；

时钟产生模块通过移位寄存器产生16路同频不同相的时钟信号；

或者，

时钟产生模块通过两个锁相环电路产生16路同频不同相的时钟信号。

可选地，鉴相器为bang-bang鉴相器，该鉴相器包括8个双边沿D触发器。