[实用新型]一种移位寄存器、栅极驱动电路以及显示装置

说明书

技术领域

本实用新型涉及液晶显示技术领域，具体地，涉及一种移位寄存器、栅极驱动电路以及显示装置。

背景技术

有机发光二极管(Organic Light-Emitting Diode，以下简称为OLED)显示装置中，每个像素在薄膜晶体管的控制下独立地发光进行显示。在OLED显示装置的栅极驱动电路中，需要设置发光控制移位寄存器，所述发光控制移位寄存器通过在一个脉冲输出关闭信号，而在其余时段均输出开启信号，以实现在像素发光阶段控制像素发光处于常开状态。

图1为现有的发光控制移位寄存器的电路图。如图1所示，该发光控制移位寄存器包括上拉模块1、下拉模块2、一级控制模块3＇和二级控制模块3〞。其中，上拉模块1用于将本级移位寄存器的输出端4输出的信号上拉，其包括上拉晶体管10，所述上拉晶体管10的第一极与上拉信号输入端5连接，第二极与输出端4连接。下拉模块2用于将本级移位寄存器的输出端4输出的信号下拉，其包括下拉晶体管20，所述下拉晶体管20的第一极与所述下拉信号输入端6连接，第二极与输出端4连接。一级控制模块3＇和二级控制模块3〞用于控制所述上拉晶体管10和下拉晶体管20的通断；其中，一级控制模块3＇包括起始信号模块3c＇、第一电容C_S0以及与第一电容C_S0并联的一级第一子模块3a＇、一级第二子模块3b＇；二级控制模块3〞包括二级第一子模块3a〞和二级第二子模块3b〞；一级第一子模块3a＇、一级第二子模块3b＇与上拉晶体管10的栅极连接，用于控制上拉晶体管10的通断，同时，一级第一子模块3a＇、一级第二子模块3b＇还与二级第一子模块3a〞连接，用于控制二级第一子模块3a〞中各晶体管的通断；二级第一子模块3a〞与下拉晶体管20的栅极连接，用于控制下拉晶体管20开启，二级第二子模块3b〞与下拉晶体管20的栅极连接，用于控制下拉晶体管20关闭。具体地，起始信号模块3c＇包括信号控制晶体管30；一级第一子模块3a＇包括第一晶体管31、第二晶体管32、第三晶体管33和第二电容C_S1；一级第二子模块3b＇包括第四晶体管34；二级第一子模块3a〞包括第五晶体管35和第六晶体管36；二级第二子模块3b〞包括第七晶体管37和第三电容C_S2；上述各晶体管的连接关系如图1所示。

下面以发光控制移位寄存器中各晶体管以及薄膜晶体管为P型为例，结合图2，说明发光控制移位寄存器的工作原理。具体地，在第一阶段a，自起始信号输入端8引入的起始信号位于低电平，自第一时钟信号输入端7引入的第一时钟信号位于低电平，自第二时钟信号输入端9引入的第二时钟信号位于高电平，使一级第二子模块3b＇控制上拉晶体管10、二级第一子模块3a〞中各晶体管关闭，二级第二子模块3b〞控制下拉晶体管20开启，从而下拉模块2将发光控制移位寄存器输出的信号下拉，即输出端4输出开启信号。在第二阶段b，起始信号变为高电平，第一时钟信号变为高电平，第二时钟信号变为低电平，使一级第二子模块3b＇控制上拉晶体管10、二级第一子模块3a〞中各晶体管开启，进一步，二级第一子模块3a〞控制下拉晶体管20关闭，从而上拉模块1将发光控制移位寄存器输出的信号上拉，即输出端4输出关闭信号。在第三阶段c，起始信号维持高电平，第一时钟信号变为低电平，第二时钟信号变为高电平，使一级第一子模块3a＇控制上拉晶体管10、二级第一子模块3a〞中各晶体管关闭，二级第二子模块3b〞控制下拉晶体管20开启，从而下拉模块2将发光控制移位寄存器输出的信号下拉，即输出端4输出开启信号。在第四阶段d，起始信号维持高电平，第一时钟信号变为高电平，第二时钟信号变为低电平，使一级第一子模块3a＇控制上拉晶体管10、二级第一子模块3a〞中各晶体管关闭，二级第二子模块3b〞控制下拉晶体管20开启，从而下拉模块2将发光控制移位寄存器输出的信号下拉，即输出端4输出开启信号。在之后的各阶段中，不断地重复上述第三阶段c和第四阶段d，使通过输出端4输出的信号均为开启信号。

在上述发光控制移位寄存器中，通过较多的晶体管(共计10个)使其仅在一个脉冲输出关闭信号，而在其他时段输出开启信号，这样就使得发光控制移位寄存器需要占用较大的空间，即边框宽度，从而不利于实现显示装置的窄边框。

实用新型内容

本实用新型旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器、栅极驱动电路以及显示装置，所述移位寄存器可以减少其包括的晶体管的数量，使其占用的空间，即边框宽度减小，从而有助于实现显示装置的窄边框。