[实用新型]高精度的低压差电压调节器

权利要求书

1.一种高精度的低压差电压调节器，其特征在于，其包括：

输出管，用于将输入电压转换成输出电压；

分压电路，采样所述输出电压得到反馈电压；

依次串联于输入电压和地之间的电流源和可调电阻串，所述可调电阻串包括多个依次串联的修调电阻和与各个修调电阻并联的多个修调开关；

误差放大器，其第一输入端与电流源和可调电阻串的中间节点相连，其第二输入端与接收所述反馈电压，其输出端与输出管的控制端相连；

基准电压产生电路，其提供参考电压；

失调校准电路，其第一输入端接收所述参考电压，其第二输入端接收所述反馈电压，其输出端与各个修调开关的控制端相连，所述失调校准电路输出校准数据给各个修调开关的控制端以控制各个修调开关的导通或关闭，通过控制各个修调开关的导通或关闭使得所述反馈电压锁定于基于所述参考电压的锁定范围内。

2.根据权利要求1所述的低压差电压调节器，其特征在于，

在所述反馈电压大于所述锁定范围的最高电压时，所述失调校准电路调整其输出的校准数据，以使得更多修调开关被断开，更多修调电阻被真正的串联到电阻串中，

在所述反馈电压小于所述锁定范围的最低电压时，所述失调校准电路调整其输出的校准数据，以使得更多修调开关被导通，更少修调电阻被真正的串联到电阻串中，

在所述反馈电压大于等于所述锁定范围的最低电压且小于等于所述锁定范围的最高电压时，所述失调校准电路保持其输出的校准数据不变，以保持被导通和断开的修调开关保持不变。

3.根据权利要求1所述的低压差电压调节器，其特征在于，所述锁定范围为[VR-Ve，VR]，VR表示参考电压，Ve表示预定阈值电压。

4.根据权利要求1所述的低压差电压调节器，其特征在于，所述电阻串中有一个修调电阻未并联所述修调开关，每个所述修调开关都与所述电阻串中的一个修调电阻并联。

5.根据权利要求1所述的低压差电压调节器，其特征在于，其还包括输出电容，所述输出电容串联在输出电压和地之间，

所述输出管为PMOS晶体管，PMOS晶体管的源级接所述输入电压，PMOS晶体管的漏极输出所述输出电压，

所述分压电路包括串联在所述输出管的漏极和地之间的第一分压电阻和第二分压电阻，第一分压电阻和第二分压电阻的中间节点提供所述反馈电压。

6.根据权利要求1-5任一所述的低压差电压调节器，其特征在于，所述失调校准电路包括运算放大器、储能电容C11、控制逻辑电路、第一锁存电路、第二锁存电路和输出逻辑电路，所述储能电容C11串联在所述运算放大器的第二输入端和地之间，

在控制逻辑电路的控制下所述失调校准电路根据如下逻辑工作：

在第一时段，将所述失调校准电路的第一输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端连接至其第二输入端，所述运算放大器将其第二输入端的电压调整的与其第一输入端相同，

在第二时段，将所述失调校准电路的第二输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端与其第二输入端断开，所述运算放大器比较第一输入端的电压和第二输入端的电压，并输出比较信号，在此时段中，第一锁存电路锁存所述运算放大器的输出信号，并输出给所述输出逻辑电路；

在第三时段，将所述失调校准电路的第一输入端连接至所述运算放大器的第一输入端，将所述运算放大器的输出端连接至其第二输入端，所述运算放大器将其第二输入端的电压调整的与其第一输入端相同，

在第四时段，将所述失调校准电路的第二输入端经过一个电压为预定阈值电压的电压源连接至所述运算放大器的第一输入端，将所述运算放大器的输出端与其第二输入端断开，所述运算放大器比较第一输入端的电压和第二输入端的电压，并输出比较信号，在此时段中，第二锁存电路锁存所述运算放大器的输出信号，并输出给所述输出逻辑电路；

所述输出逻辑电路基于第一锁存电路和第二锁存电路的输出信号输出所述校准数据。