[实用新型]带隙电压生成电路

说明书

技术领域

本实用新型电子电路领域，尤其涉及一种带隙电压生成电路。

背景技术

在现有技术中，带隙电压源的实现方式如图1所示，在图1中，包括电阻R1、R2、R3，PNP双极型晶体管Q1和Q2、运算放大器OP。其输出电压VBG为较准确的电压，Q1的基极-发射极电压Vbe1和Q2的基极-发射极电压Vbe2为负温度系数，且Q2的基极-发射极电压Vbe2和Q1的基极-发射极电压Vbe1之差为正温度系数。运算放大器OP调整使得节点VP电压等于节点VN电压，所以电阻R3上的电压降等于Vbe2-Vbe1，而电阻R1的电流等于电阻R3的电流，所以电阻R1上的电压降等于为正温度系数电压，其中R1和R3采用相同类型电阻，其温度系数相同，所以R1/R3不随温度变化。可知输出电压VBG等于通过设计合适的R1/R3可以实现正温度系数部分(Vbe2-Vbe1)和Vbe2的负温度系数部分补偿，从而实现温度系数较小的输出电压VBG。但是上述分析为理想情况，其并未考虑运算放大器OP的输入失调问题，在实际生产中，由于运算放大器OP内部器件在加工过程中存在不一致的现象，导致不同芯片间，运算放大器OP的正负端输入电压存在一定差异，即VP节点与VN节点电压存在一定差异，假设VP-VN＝Vos，其中VP为VP节点电压，VN为VN节点电压，则Vos可以为正，也可以为负。重新计算R3上的电压降为(Vbe2-Vbe1)-Vos，R1上的电压降VR1等于VN的电压等于Vbe2-Vos，VBG＝VN+VR1＝Vbe2-Vos+[(Vbe2-Vbe1)-Vos]*R1/R3＝(Vbe2-Vbe1)*R1/R3+Vbe2-(R1/R3+1)*Vos，可见Vos引起的误差为-(R1/R3+1)*Vos，Vos对于不同芯片的表现不一样，随机分布，因此，运算放大器的输入失调电压会影响输出参考电压的精度和噪声特性，因此该Vos影响了输出电压VBG的精度。

实用新型内容

本实用新型的目的是解决运算放大器的正负端输入电压的压差Vos对输出电压VBG的精度影响的问题。

本实用新型实施例提供了一种带隙电压生成电路，所述带隙电压生成电路包括：第一开关控制信号，第二开关控制信号，偏置电路，第一晶体管，第二晶体管，电压采样电路；

所述偏置电路，用于为所述第一晶体管提供第一偏置电流，为所述第二晶体管提供第二偏置电流；

所述第一晶体管的发射极和所述偏置电路在第一节点相连接，用于所述偏置电路为所述第一晶体管提供第一偏置电流；

所述第二晶体管和所述偏置电路在第二节点相连接，用于所述偏置电路为所述第二晶体管提供第二偏置电流；

所述电压采样电路，包括第一采样电容C1和第二采样电容C2，

利用第一采样电容C1采样第一节点的电压，利用第二采样电容C2采样第一节点和第二节点的电压差，基于第一采样电容C1上的电压以及第二采样电容C2上的电压得到输出电压。

优选地，所述偏置电路包括第一电流源I1和第二电流源I2，所述第一晶体管为第一双极晶体管Q1，所述第二晶体管为第二双极晶体管Q2；

所述第一电流源I1的正端连接至电源，所述第二电流源I2的正端连接至电源，所述第一双极晶体管Q1的发射极和第一电流源I1的负端相连接，所述第一双极晶体管Q1的集电极和基极相连接后接地，所述第二双极晶体管Q2的发射极和第二电流源I2的负端相连接，所述第二双极晶体管Q2的集电极和基极连接后接地。

优选地，所述电压采样电路包括：第一开关K1，第二开关K2，第三开关K3，第四开关K4，第五开关K5，第一电阻R1，第二电阻R2，第一采样电容C1，第二采样电容C2，第三采样电容C3；