[实用新型]实现两种模式的MIPI模组测试系统

权利要求书

1.一种实现两种模式的MIPI模组测试系统，其特征在于：包括PG图像发生器(1)、MCU(2)和FPGA(3)，所述PG图像发生器(1)分别与MCU(2)和FPGA(3)连接，所述MCU(2)与FPGA(3)通过EBI接口连接，所述MCU(2)与桥接芯片(4)通过SPI接口连接，所述FPGA(3)通过桥接芯片(4)与MIPI模组(5)连接，

所述PG图像发生器(1)用于根据MIPI模组(5)的类型设置VIDEO模式或者COMMAND模式的寄存器配置参数和图像数据，并将VIDEO模式或者COMMAND模式的寄存器配置参数发送至MCU(2)，将VIDEO模式或者COMMAND模式的图像数据发送至FPGA(3)；

所述MCU(2)用于将VIDEO模式的寄存器配置参数转化为DCS指令并通过SPI接口发送至桥接芯片(4)，将COMMAND模式的寄存器配置参数转化为DCS指令并通过EBI接口发送至FPGA(3)；

所述FPGA(3)用于在VIDEO模式将图像数据通过RGB接口发送至桥接芯片(4)，在COMMAND模式将DCS指令与图像数据打包后发送至桥接芯片(4)。

2.根据权利要求1所述的实现两种模式的MIPI模组测试系统，其特征在于：所述FPGA(3)包括VIDEO模式数据处理模块(3-1)、图像接口电路(3-2)、EBI模块(3-3)、COMMAND模式数据处理模块(3-4)和时序接口电路(3-5)，所述VIDEO模式数据处理模块(3-1)从PG图像发生器(1)接收VIDEO模式的图像数据处理后发送至图像接口电路(3-2)，所述图像接口电路(3-2)将VIDEO模式的图像数据发送至桥接芯片(4)，所述EBI模块(3-3)将从MCU(2)接收的COMMAND模式的DCS指令发送至时序接口电路(3-5)，所述COMMAND模式数据处理模块(3-4)从PG图像发生器(1)接收COMMAND模式的图像数据处理后发送至时序接口电路(3-5)，所述时序接口电路(3-5)将COMMAND模式的DCS指令与图像数据打包后发送至桥接芯片(4)。

3.根据权利要求1或2所述的实现两种模式的MIPI模组测试系统，其特征在于：所述FPGA(3)通过GPIO接口设置桥接芯片(4)的IFSEL引脚，电平为低时桥接芯片(4)工作于VIDEO模式，电平为高时桥接芯片(4)工作于COMMAND模式。