[实用新型]消除短路导通的驱动电路及其开关电源

说明书

技术领域

本实用新型涉及驱动电路，尤其涉及用于开关电源的驱动电路。

背景技术

在开关电源运行过程中会出现驱动电路上管和下管导通时间重叠的机会，这时会有大电流经过输入电压直接从驱动上管和驱动下管流到地，形成短路导通现象，烧坏驱动管，为了对这种现象进行消除，就设计了消除短路导通的驱动电路。

发明内容

本实用新型旨在解决现有技术的不足，提供一种用于开关电源的消除短路导通的驱动电路。

带有消除短路导通驱动电路的开关电源，包括输入端电路、输出端电路、脉宽调制信号产生电路和消除短路导通的驱动电路：

所述输入端电路是连接输入电压；

所述输出端电路是把所得到的电压输出；

所述脉宽调制信号产生电路是产生脉宽调制信号；

所述消除短路导通的驱动电路是为了消除驱动管上管和下管短路导通。

所述消除短路导通的驱动电路包括第一或非门、第一反相器、第二反相器、第三反相器、所述第一驱动管上管PMOS管、第一与非门、第四反相器、第五反相器、第六反相器和第一驱动管下管NMOS管：

所述第一或非门的一输入端接所述脉宽调制信号产生电路输出的PWM信号，另一输入端接所述第六反相器的输出端和所述第一驱动管下管NMOS管的栅极，输出端接所述第一反相器的输入端；

所述第一反相器的输入端接所述第一或非门的输出端，输出端接所述第二反相器的输入端；

所述第二反相器的输入端接所述第一反相器的输出端，输出端接所述第三反相器的输入端；

所述第三反相器的输入端接所述第二反相器的输出端，输出端接所述第一与非门的一输入端和所述第一驱动管上管PMOS管的栅极；

所述第一驱动管上管PMOS管的栅极接所述第三反相器的输出端和所述第一与非门的一输入端，源极接所述输入电路的桥堆输出，漏极接所述输入电路的钳位部分和变压器的原边线圈和所述第一驱动管下管NMOS管的漏极；

所述第一与非门的一输入端接接所述脉宽调制信号产生电路输出的PWM信号，另一输入端接所述第三反相器的输出端和所述第一驱动管上管PMOS管的栅极，输出端接所述第四反相器的输入端；

所述第四反相器的输入端接所述第一与非门的输出端，输出端接所述第五反相器的输入端；

所述第五反相器的输入端接所述第四反相器的输出端，输出端接所述第六反相器的输入端；

所述第六反相器的输入端接所述第五反相器的输出端，输出端接所述一或非门的一输入端和所述第一驱动管下管NMOS管的栅极；

所述第一驱动管下管NMOS管的栅极接所述第六反相器的输出端和所述第一或非门的一输入端，源极接地，漏极接所述输入电路的钳位部分和变压器的原边线圈和所述第一驱动管上管PMOS管的漏极。

当所述脉宽调制信号产生电路输出的PWM信号为高电平时，所述第一或非门输出为低电平，再经过所述第一反相器、所述第二反相器、所述第三反相器三个反相器进行驱动，到达所述第一驱动管上管PMOS管的栅极为高电平，关闭所述第一驱动管上管PMOS管，这一信号还需要经过所述第一与非门、第四反相器、第五反相器、第六反相器这四个门延迟时间才能达到所述第一驱动管下管NMOS管的栅极，到达所述第一驱动管下管NMOS管的栅极的信号为高电平，使得所述第一驱动管下管NMOS管导通，这一导通是在所述第一驱动管上管PMOS管关闭后经过四个门延迟时间后发生的，完全避开了所述第一驱动管上管PMOS管的导通时间，这样就不会使得上下管同时导通，消除了短路导通。

当所述脉宽调制信号产生电路输出的PWM信号为低电平时，所述第一与非门输出为高电平，再经过所述第四反相器、所述第五反相器、所述第六反相器三个反相器进行驱动，到达所述第一驱动管下管NMOS管的栅极为低电平，关闭所述第一驱动管下管NMOS管，这一信号还需要经过所述第一或非门、第一反相器、第二反相器、第三反相器这四个门延迟时间才能达到所述第一驱动管上管PMOS管的栅极，到达所述第一驱动管上管PMOS管的栅极的信号为低电平，使得所述第一驱动管上管PMOS管导通，这一导通是在所述第一驱动管下管NMOS管关闭后经过四个门延迟时间后发生的，完全避开了所述第一驱动管下管NMOS管的导通时间，这样就不会使得上下管同时导通，消除了短路导通。

附图说明

图1为本实用新型的带有消除短路导通的驱动电路的开关电源的电路图。

具体实施方式

以下结合附图对本实用新型内容进一步说明。