[实用新型]一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统

权利要求书

1.一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，主要由驱动芯片M，与驱动芯片M相连接的驱动电路，与驱动芯片M相连接的同相交流信号放大电路，与同相交流信号放大电路相连接的自锁光激发电路，以及与该自锁光激发电路相连接的自举电路组成，其特征在于，在自锁光激发电路与驱动芯片M之间还设有功率驱动放大电路，而在功率驱动放大电路与驱动芯片M之间则串接有逻辑保护射极耦合式放大电路；所述功率驱动放大电路主要由功率放大器P1，功率放大器P2，功率放大器P3，串接在功率放大器P1的输出端与负极输入端之间的电阻R9和电容C8，串接在功率放大器P2的输出端与正极输入端之间的电阻R10和电容C9，基极与功率放大器P1的输出端相连接、集电极经电阻R11后与功率放大器P3的正极输入端相连接的三极管Q2，基极与三极管Q2的发射极相连接、集电极经电阻R12后与功率放大器P3的负极输入端相连接的三极管Q3，基极经电阻R13后与功率放大器P2的输出端相连接、集电极经电阻R16后与三极管Q3的基极相连接的三极管Q4，正极与功率放大器P3的负极输入端相连接、而负极与三极管Q3的发射极相连接并接地的电容C10，与电阻R13相并联的电容C11，一端与三极管Q4的基极相连接、另一端外接-4V电压的电阻R14，一端与三极管Q4的发射极相连接、另一端外接-4V电压的电阻R15，与电阻R15相并联的电容C12，以及N极与三极管Q2的集电极相连接、P极外接-4V电压的二极管D2组成；所述功率放大器P1的负极输入端还与功率放大器P2的正极输入端相连接，且功率放大器P1的正极输入端和功率放大器P2的负极输入端均与该自锁光激发电路相连接；

所述逻辑保护射极耦合式放大电路主要由三极管Q5，三极管Q6，功率放大器P4，功率放大器P5，串接在功率放大器P4的负极输入端与输出端之间的电阻R18，串接在功率放大器P5的正极输入端与输出端之间的极性电容C15，串接在功率放大器P4的正极输入端与三极管Q5的集电极之间的电阻R17，串接在三极管Q5的集电极与三极管Q6的基极之间的电阻R19，与电阻R19相并联的电容C14，负极与功率放大器P4的正极输入端相连接、正极经电阻R20后与三极管Q5的发射极相连接的极性电容C13，串接在三极管Q6的基极与极性电容C13的正极之间的电阻R21，正极与三极管Q6的发射极相连接、负极顺次经稳压二极管D3和电阻R22后与功率放大器P4的输出端相连接的电容C16，P极与功率放大器P5的输出端相连接、N极经电阻R24和电阻R23后与稳压二极管D3与电阻R22的连接点相连接的二极管D4，以及P极与电容C16的负极相连接、N极与二极管D4与电阻R24的连接点相连接的稳压二极管D5组成；所述三极管Q5的基极与极性电容C13的正极相连接，其发射极与三极管Q6的发射极相连接，其集电极与功率放大器P4的负极输入端相连接；三极管Q6的集电极与功率放大器P5的负极输入端相连接，功率放大器P5的正极输入端与功率放大器P4的输出端相连接；所述极性电容C13的正极与功率放大器P3的输出端相连接，而电阻R23与电阻R24的连接点则与驱动芯片M的TD管脚相连接。

2.根据权利要求1所述的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，其特征在于，所述同相交流信号放大电路由功率放大器P，一端与驱动芯片M的VCC管脚相连接、另一端与功率放大器P的正极输入端相连接的电阻R7，一端与功率放大器P的负极输入端相连接、另一端与自锁光激发电路相连接的电阻R6，以及正极与功率放大器P的正极输入端相连接、负极外接电源的极性电容C4组成，所述功率放大器P的输出端与驱动芯片M的INP管脚相连接。

3.根据权利要求2所述的一种基于逻辑保护射极耦合式放大电路的混合型栅极驱动系统，其特征在于，所述的自锁光激发电路由或非门IC1，或非门IC2，或非门IC3，一端与功率放大器P的正极输入端相连接、另一端经电位器R5后与功率放大器P2的负极输入端相连接的光电池CDS，以及串接在或非门IC3的正极输入端与输出端之间的电容C3组成；所述或非门IC1的正极输入端与光电池CDS与电位器R5的连接点相连接，其负极输入端与或非门IC2的输出端相连接，而其输出端则与或非门IC2的正极输入端相连接；所述或非门IC2的输出端则同时与或非门IC3的负极输入端和功率放大器P1的正极输入端相连接，而或非门IC3的输出端则功率放大器P的输出端相连接；所述电阻R6的另一端则与或非门IC2的输出端相连接。