[实用新型]一种半导体晶片封装结构

说明书

技术领域

本实用新型涉及芯片封装领域，特别涉及一种半导体晶片的封装结构。

背景技术

现有的半导体晶片的封装，都采用如图1所示的封装结构，其中包括半导体晶片11、封装线12、塑封体13、金属托架14和引脚部15，所述半导体晶片11位于所述金属托架14的上表面，通过封装线12将半导体晶片11的压焊区电连接到所述引脚部15，所述塑封体13通过模具浇注液态的塑封原料，冷却后成型。所述金属托架14和引脚部15原本处于同一平面上的同一金属框架上，在经过浇注成型后切割而成。

在实际应用中，以功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化层-半导体-场效晶体管，简称金氧半场效晶体管)为例，可以通过增大半导体晶片11的面积有助于减小其导通电阻。而上述封装结构中，仅在一个金属托架上放置一片半导体晶片，并具有固定的封装面积，而封装面积限制了最大能容纳的半导体晶片11的面积。在很多便携式系统，如手机、平板电脑等产品中，由于空间有限，希望封装后的芯片面积越小越好，而对于功率MOSFET来说，导通电阻越小越好，有助于减小在其上消耗的功耗。

例如在具体的锂电池保护电路中，采用如图2中所示两个MOS晶体管构成充放电电路，并通过一个控制电路控制所述充放电电路中的MOS晶体管MN1、MN2的导通和关断可以实现对电池进行充电保护和放电保护。所述充放电电路包括第一NMOS晶体管MN1和第二MOS晶体管MN2，所述第一MOS晶体管MN1栅极与所述控制电路的放电控制端相连，其漏极与所述第二MOS晶体管MN2的漏极相连；所述第二MOS晶体管MN2的栅极与所述控制电路的充电控制端相连，在正常状态时，NMOS晶体管MN1、MN2同时导通，此时既可充电也可以放电。在充电发生异常时，所述充电控制端输出充电保护信号，控制MOS晶体管MN2截止，从而切断了电池的充电回路，实现禁止充电，但仍可以放电。在放电发生异常时，所述放电控制端输出放电保护信号，控制NMOS晶体管MN1截止，从而切断了放电回路，时间禁止放电，但仍可以充电。

在上述应用中，结合图1可知，半导体晶片11具有两个MOS晶体管MN1和MN2。两MOS晶体管MN1和MN2的漏极直接相连，两个源极(即图2中MOS晶体管MN1的源极S1和MOS晶体管MN1的源极S2)分别通过左右两侧的两个封装线12分别连接到两侧的引脚部15上，而且同样希望在不改变装后的芯片面积的前提下，获得更小的导通电阻，从而减小消耗的功耗。

实用新型内容

本实用新型实现上述目的，提供了一种在有限的封装面积下，具有更小导通电阻的半导体晶片封装结构。

本实用新型解决其技术问题所采取的技术方案是：一种半导体晶片封装结构，包括封装线和引脚部，还包括至少一个封装单元，每个封装单元包括：

金属托架，其具有相对的第一表面和第二表面，且与所述引脚部处于不同的平面上；

第一半导体晶片，其具有不同极性且相对的第一极性表面和第二极性表面，所述第一极性表面电性连接于所述金属托架的第一表面，第二极性表面上设置有压焊区，所述压焊区通过所述封装线与相应极性的引脚部电性连接；

第二半导体晶片，其具有不同极性且相对的第一极性表面和第二极性表面，所述第一极性表面电性连接于所述金属托架的第二表面，第二极性表面上设置有压焊区，所述压焊区通过所述封装线与相应极性的引脚部电性连接。

每个半导体晶片可包括第一MOS晶体管和第二MOS晶体管，

所述第一MOS晶体管的漏极和第二MOS晶体管的漏极形成于所述半导体晶片的第一极性表面，

每个半导体晶片的第二极性表面具有第一源极压焊区、第二源极压焊区、第一栅极压焊区和第二栅极压焊区，第一MOS晶体管的源级与第一源极压焊区电性相连，第二MOS晶体管的源级与第二源极压焊区电性相连，第一MOS晶体管的栅级与第一栅极压焊区电性相连，第二MOS晶体管的栅级与第一栅极压焊区电性相连。

所述引脚部可包括第一源极引脚部、第二源极引脚部、第一栅极引脚部和第二栅极引脚部，