[实用新型]一种LDMOS-SCR类叉指结构的高压ESD保护器件有效
申请号: | 201420786678.2 | 申请日: | 2014-12-11 |
公开(公告)号: | CN204204856U | 公开(公告)日: | 2015-03-11 |
发明(设计)人: | 梁海莲;毕秀文;顾晓峰;丁盛 | 申请(专利权)人: | 江南大学 |
主分类号: | H01L27/02 | 分类号: | H01L27/02;H01L29/06 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 214122 江苏*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 ldmos scr 类叉指 结构 高压 esd 保护 器件 | ||
1.一种LDMOS-SCR类叉指结构的高压ESD保护器件,其特征在于:主要由P型衬底(101)、N型埋层(102)、第一N阱(103)、第一P阱(104)和第二N阱(105),第一场氧隔离区(106)、第一N+注入区(107)、第二场氧隔离区(108)、第一P+注入区(109)、第三场氧隔离区(110)、第一多晶硅栅(111)、第二N+注入区(112)、第二P+注入区(113)、第三N+注入区(114)、第二多晶硅栅(115)、第四场氧隔离区(116)、第三P+注入区(117)、第五场氧隔离区(118)、第四N+注入区(119)和第六场氧隔离区(120)构成;
在所述P型衬底(101)上设有所述N型埋层(102);所述N型埋层(102)可增强器件内部电场的均匀分布,以提高器件的ESD鲁棒性;
在所述N型埋层(102)上从左到右依次设有所述第一N阱(103)、所述第一P阱(104)和所述第二N阱(105);
所述N型埋层(102)必须完全覆盖所述第一P阱(104),所述第一N阱(103)的右侧与所述第一P阱(104)的左侧相连,所述第一P阱(104)的右侧与所述第二N阱(105)的左侧相连;
在所述第一N阱(103)上从左到右依次设有所述第一场氧隔离区(106)、所述第一N+注入区(107)、所述第二场氧隔离区(108)、所述第一P+注入区(109);
所述第一场氧隔离区(106)的左侧与所述第一N阱(103)的左侧边缘相连,所述第一场氧隔离区(106)的右侧与所述第一N+注入区(107)的左侧相连,所述第一N+注入区(107)的右侧与所述第二场氧隔离区(108)的左侧相连,所述第二场氧隔离区(108)的右侧与所述第一P+注入区(109)的左侧相连;
在所述第一P阱(104)上从左到右依次设有所述第一多晶硅栅(111)、所述第二N+注入区(112)、所述第二P+注入区(113)、所述第三N+注入区(114)和所述第二多晶硅栅(115),所述第三场氧隔离区(110)横跨在所述第一N阱(103)和所述第一P阱(104)的表面部分区域上,所述第一P+注入区(109)的右侧与所述第三场氧隔离区(110)的左侧相连,所述第三场氧隔离区(110)的左侧部分覆盖在所述第一N阱(103)的表面部分区域上,所述第三场氧隔离区(110)的右侧部分覆盖在所述第一多晶硅栅(111)的表面部分区域上;
所述第一多晶硅栅(111)的左侧与所述第一P阱(104)的左侧边缘相连,所述第一多晶硅栅(111)的右侧与所述第二N+注入(112)的左侧相连,所述第二N+注入区(112)的右侧与所述第二P+注入区(113)的左侧相连,所述第二P+注入区(113)的右侧与所述第三N+注入区(114)的左侧相连,所述第三N+注入区(114)的右侧与所述第二多晶硅栅(115)的左侧相连,所述第二多晶硅栅(115)的右侧与所述第一P阱(104)的右侧边缘相连;
在所述第二N阱(105)上从左到右依次设有所述第三P+注入区(117)、所述第五场氧隔离区(118)、所述第四N+注入区(119)和所述第六场氧隔离区(120);
所述第四场氧隔离区(116)横跨在所述第一P阱(104)和所述第二N阱(105)的表面部分区域上,所述第四场氧隔离区(116)的左侧部分覆盖在所述第二多晶硅(115)的表面部分区域上,所述第四场氧隔离区(116)的右侧部分覆盖在所述第二N阱(105)的表面部分区域上;
所述第四场氧隔离区(116)的右侧与所述第三P+注入区(117)的左侧相连,所述第三P+注入区(117)的右侧与所述第五场氧隔离区(118)的左侧相连,所述第五场氧隔离区(118)的右侧与所述第四N+注入区(119)的左侧相连,所述第四N+注入区(119)的右侧与所述第六场氧隔离区(120)的左侧相连,所述第六场氧隔离区(120)的右侧与所述第二N阱(105)的右侧边缘相连;
所述第一N+注入区(107)通过接触孔与金属层1的第一金属层(201)相连,所述第一P+注入区(109)通过接触孔与金属层1的第二金属层(202)相连,所述第一多晶硅栅(111)通过接触孔与金属层1的第三金属层(203)相连,所述第二N+注入区(112)通过接触孔与金属层1的第四金属层(204)相连,所述第二P+注入区(113)通过接触孔与金属层1的第五金属层(205)相连,所述第二多晶硅栅(115)通过接触孔与金属层1的第六金属层(206)相连,所述第三P+注入区(117)通过接触孔与金属层1的第七金属层(207)相连,所述第四N+注入区(119)通过接触孔与金属层1的第八金属层(208)相连,金属层1的所述第一金属层(201)、所述第二金属层(202)、所述第三金属层(203)、所述第四金属层(204)、所述第五金属层(205)、所述第六金属层(206)、所述第七金属层(207)、所述第八金属层(208)分别覆盖在所述第一N+注入区(107)、所述第一P+注入区(109)、所述第一多晶硅栅(111)、所述第二N+注入区(112)、所述第二P+注入区(113)、所述第二多晶硅栅(115)、所述第三P+注入区(117)、和所述第四N+注入区(119)的表面区域上;
在金属层2的第九金属层(209)上设有金属通孔(210),金属层1的所述第一金属层(201)、所述第二金属层(202)、所述第七金属层(207)和所述八金属层(208)均通过所述金属通孔(210)与金属层2的所述第九金属层(209)相连,所述金属通孔(210)与第一焊盘相连,用作器件的阳极;在金属层2的第十金属层(211)上设有金属通孔(212),金属层1的所述第三金属层(203)、所述第四金属层(204)和所述第五金属层(205)、所述第六金属层(206)均通过所述金属通孔(212)与金属层2的所述第十金属层(211)相连,所述金属通孔(212)与第二焊盘相连,用作器件的阴极;
当高压ESD脉冲的正极与器件的所述阳极相连,高压ESD脉冲的负极与器件的所述阴极相连时,一方面由所述第一N+注入区(107)、所述第一P+注入区(109)、所述第三场氧隔离区(110)、所述第一多晶硅栅(111)、所述第二N+注入区(112)、所述第二P+注入区(113)、所述第一N阱(103)和所述第一P阱(104)构成第一LDMOS-SCR结构的ESD电流路径;另一方面由所述第三P+注入区(117)、所述第四N+注入区(119)、所述第四场氧隔离区(116)、所述第二多晶硅栅(115)、所述第三N+注入区(114)、所述第二P+注入区(113)、所述第二N+注入区(112)、所述第一P阱(104)和所述第二N阱(105)构成第二LDMOS-SCR结构的ESD电流泄放路径,且由所述第二N+注入区(112)、所述第二P+注入区(113)和所述第三N+注入区(114)构成一寄生NPN管,由所述第三N+注入区(114)、所述第二多晶硅栅(115)、所述第四场氧隔离区(116)、所述第一P阱(104)、所述第二N阱(105)和所述第四N+注入区(119)构成一浮空LDMOS结构,所述NPN管可控制所述浮空LDMOS结构的电子发射率,提高维持电压,由所述第一LDMOS-SCR结构和所述第二LDMOS-SCR结构构成两条并联的ESD电流路径,可提高器件的ESD鲁棒性。
2.如权利要求1所述的一种LDMOS-SCR类叉指结构的高压ESD保护器件,其特征在于:由所述第二P+注入区(112)和所述第一P阱(104)构成一寄生的电阻R2,由所述第二N+注入区(112)、所述第一P阱(104)和所述第一N阱(103)构成一寄生的晶体管T2,由所述第一P+注入区(109)、所述第一N阱(103)和所述第一P阱(104)构成一寄生的晶体管T1,由所述第一N+注入区(107)和所述第一N阱(103)构成一寄生的电阻R1,由所述第一P阱(104)、所述第二N阱(105)和所述第三P+注入区(117)构成一寄生的晶体管T4,由所述第四N+注入区(119)和所述第二N阱(105)构成一寄生的电阻R3,由所述第二N+注入区(112)、所述第二P+注入区(113)和所述第三N+注入区(114)构成一寄生的晶体管T3,由所述第三N+注入区(114)、所述第二多晶硅栅(115)、所述第四场氧隔离区(116)、所述第一P阱(104)、所述第二N阱(105)和所述第四N+注入区(119)构成所述浮空LDMOS结构,所述电阻R1的第一引脚、所述电阻R3的第一引脚、所述晶体管T1的发射极和所述晶体管T4的发射极均与器件的所述阳极相连,所述电阻R1的第二引脚、所述电阻R3的第二引脚、所述晶体管T1的基极、所述晶体管T4的基极和所述晶体管T2的集电极均与所述浮空LDMOS结构的漏极相连,所述晶体管T1的集电极、所述晶体管T2的基极、所述晶体管T4的集电极和所述晶体管T3的基极、所述晶体管T3的发射极和所述浮空LDMOS结构的衬底均与所述电阻R2的第一引脚相连,所述晶体管T3的集电极与所述浮空LDMOS结构的源极相连,所述寄生电阻R2的第二引脚、所述晶体管T2的发射极和所述浮空LDMOS结构的栅极均与器件的所述阴极相连,在正向ESD脉冲作用下,所述电阻R2、所述晶体管T2、所述晶体管T1、所述电阻R1形成所述第一LDMOS-SCR结构,所述电阻R2、所述晶体管T2、所述晶体管T3、所述浮空LDMOS结构与所述晶体管T4、所述电阻R3形成所述第二LDMOS-SCR结构,所述第一LDMOS-SCR结构和所述第二LDMOS-SCR结构均共用所述晶体管T2的发射极,可降低所述第一LDMOS-SCR结构和所述第二LDMOS-SCR结构的电子发射率,提高维持电压和ESD鲁棒性。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江南大学,未经江南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420786678.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:有机显示器件及显示装置
- 下一篇:半导体器件
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的