[实用新型]像素电路、显示面板和显示装置有效
申请号: | 201420796278.X | 申请日: | 2014-12-15 |
公开(公告)号: | CN204257176U | 公开(公告)日: | 2015-04-08 |
发明(设计)人: | 胡祖权 | 申请(专利权)人: | 合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司 |
主分类号: | G09G3/32 | 分类号: | G09G3/32;G06F3/044 |
代理公司: | 北京天昊联合知识产权代理有限公司 11112 | 代理人: | 彭瑞欣;陈源 |
地址: | 230012 *** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 像素 电路 显示 面板 显示装置 | ||
1.一种像素电路,所述像素电路包括显示模块和触控模块,所述显示模块包括存储电容和发光二极管,其特征在于,所述像素电路还包括关闭电压输入端和数据信号输入端,所述触控模块与所述存储电容的第一端选择性地导通,并且所述存储电容的第一端与所述数据信号输入端选择性地导通,所述存储电容的第二端与所述关闭电压输入端选择性地导通,所述发光二极管的阳极与所述存储电容的第二端相连,所述发光二极管的阴极与第二电源输入端相连。
2.根据权利要求1所述的像素电路,其特征在于,所述显示模块包括第三薄膜晶体管和第六薄膜晶体管,所述第三薄膜晶体管的第一极与所述数据信号输入端相连,所述第三薄膜晶体管的第二极与所述存储电容的第一端相连,所述第六薄膜晶体管的第一极与所述存储电容的第一端相连,所述第六薄膜晶体管的第二极与所述关闭电压输入端相连。
3.根据权利要求2所述的像素电路,其特征在于,所述像素电路包括第一扫描信号输入端和第三扫描信号输入端,所述第一扫描信号输入端与所述第三薄膜晶体管的栅极相连,所述第三扫描信号输入端与所述第六薄膜晶体管的栅极相连。
4.根据权利要求1所述的像素电路,其特征在于,所述触控模块包括光敏二极管和第七薄膜晶体管,所述第七薄膜晶体管的栅极与第四扫描信号输入端相连,所述第七薄膜晶体管的第一极与所述存储电容的第一端相连,所述第七薄膜晶体管的第二极与所述光敏二极管的阴极相连,所述光敏二极管的阳极与所述第二电源输入端相连。
5.根据权利要求1所述的像素电路,其特征在于,所述触控模块包括可变电容和第七薄膜晶体管,所述第七薄膜晶体管的栅极与第四扫描线输入端相连,所述第七薄膜晶体管的第一极与所述存储电容的第一端相连,所述第七薄膜晶体管的第二极与所述可变电容的第一端相连,所述可变电容的第二端浮置。
6.根据权利要求2至5中任意一项所述的像素电路,其特征在于,所述显示模块还包括第一电源输入端、第二扫描信号输入端、第一薄膜晶体管、第二薄膜晶体管、第四薄膜晶体管、第五薄膜晶体和保持电容,所述第一薄膜晶体管的第一极与所述第一电源输入端相连,所述第一薄膜晶体管的第二极与所述发光二极管的阳极相连,所述第二薄膜晶体管的栅极与第一扫描信号输入端相连,所述第二薄膜晶体管的第一极与参考电压输入端相连,所述第二薄膜晶体的第二极与所述第一薄膜晶体管的栅极相连,所述第三薄膜晶体管的栅极与所述第一扫描信号输入端相连,所述第四薄膜晶体管的第一极与所述第二薄膜晶体管的第二极相连,所述第四薄膜晶体管的第二极与所述存储电容的第一端相连,所述第四薄膜晶体管的栅极与第二扫描信号输入端相连,所述第五薄膜晶体管的栅极与第三扫描信号输入端相连,所述第五薄膜晶体管的第一极与所述第一薄膜晶体管的栅极相连,所述第五薄膜晶体管的第二极与所述存储电容的第二端相连,所述第六薄膜晶体管的栅极与所述第三扫描信号输入端相连,所述保持电容的第一端与所述发光二极管的阳极相连,所述保持电容的第二端与所述发光二极管的阴极相连。
7.一种显示面板,其特征在于,所述显示面板包括权利要求1至6中任意一项所述的像素电路。
8.一种显示装置,其特征在于,所述显示装置包括权利要求7所述的像素电路。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司,未经合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420796278.X/1.html,转载请声明来源钻瓜专利网。