[实用新型]移位寄存器单元、移位寄存器电路以及显示装置

权利要求书

1.一种移位寄存器单元，包括：

充电模块，一端与所述移位寄存器单元的输入端连接，另一端与上拉节点连接，用于接收输入信号，并在输入信号的控制下将上拉节点的电位拉高以产生上拉信号；

上拉模块，一端与上拉节点连接，另一端与所述移位寄存器单元的第一时钟信号端连接，用于接收所述上拉信号和第一时钟信号，并且在上拉信号和第一时钟信号的控制下在上拉阶段对所述移位寄存器单元的输出端进行充电；

第一下拉控制模块，一端与所述移位寄存器单元的第二时钟信号端连接，另一端与所述移位寄存器单元的低电压端连接，用于接收第二时钟信号，并在第二时钟信号的控制下在下拉控制节点处产生下拉控制信号；

第二下拉控制模块，一端与下拉控制节点连接，另一端与上拉节点连接，用于接收下拉控制信号，并在下拉控制信号的控制下，在下拉节点处产生下拉信号；

第一下拉模块，一端与所述移位寄存器单元的第一复位端连接，另一端与所述移位寄存器单元的输出端连接，用于接收第一复位信号并在第一下拉阶段在第一复位信号的控制下对所述移位寄存器单元的输出端进行放电；

第二下拉模块，一端与下拉节点连接，另一端与所述移位寄存器单元的输出端连接，用于接收下拉信号，并在下拉信号的控制下在第二下拉阶段对所述移位寄存器单元的输出端进行放电；以及

复位模块，一端与所述移位寄存器单元的第二复位端连接，另一端与所述上拉节点连接，用于接收第二复位信号，并在第二复位信号的控制下对所述上拉节点进行复位；

其中，所述上拉模块在所述第一下拉阶段对所述移位寄存器单元的输出端进行放电。

2.根据权利要求1所述的移位寄存器单元，其中，所述充电模块 包括第一晶体管，所述第一晶体管的栅极和第一极与所述输入端连接，第二极与所述上拉节点连接。

3.根据权利要求2所述的移位寄存器单元，其中，所述复位模块包括第二晶体管，所述第二晶体管的栅极与所述第二复位端连接，第一极与所述上拉节点连接，第二极与低电压端连接。

4.根据权利要求3所述的移位寄存器单元，其中，所述上拉模块包括第三晶体管，所述第三晶体管的栅极与所述上拉节点连接，第一极与所述第一时钟信号端连接，第二极与所述输出端连接。

5.根据权利要求4所述的移位寄存器单元，其中，所述第一下拉模块包括第四晶体管，所述第四晶体管的栅极与所述第一复位端连接，第一极与所述输出端连接，第二极与所述低电压端连接。

6.根据权利要求5所述的移位寄存器单元，其中，所述第二下拉控制模块包括第五晶体管和第六晶体管，所述第五晶体管的栅极与所述下拉控制节点连接，第一极与所述第二时钟信号端连接，第二极与所述下拉节点连接；所述第六晶体管的栅极与所述第三晶体管的栅极连接，第一极与所述下拉节点连接，第二极与所述低电压端连接。

7.根据权利要求6所述的移位寄存器单元，其中，所述第一下拉控制模块包括第七晶体管和第八晶体管，所述第七晶体管的栅极与所述第三晶体管的栅极连接，第一极与所述下拉控制节点连接，第二极与所述低电压端连接；所述第八晶体管的栅极和第一极与所述第二时钟信号连接，第二极与所述下拉控制节点连接。

8.根据权利要求7所述的移位寄存器单元，其中，所述第二下拉模块包括第九晶体管、第十晶体管和第十一晶体管，所述第九晶体管的栅极与所述下拉节点连接，第一极与所述上拉节点连接，第二极与所述低电压端连接；所述第十晶体管的栅极与所述下拉节点连接，第一极与所述输出端连接，第二极与所述低电压端连接；所述第十一晶体管的栅极与所述第二时钟信号连接，第一极与所述输出端连接，第二极与所述低电压端连接。

9.根据权利要求1所述的移位寄存器单元，其中，所述上拉模块和所述第一下拉模块在第一下拉阶段同时对所述移位寄存器单元的输 出端放电。

10.根据权利要求5至8中任一项所述的移位寄存器单元，其中，所述第三晶体管和所述第四晶体管的尺寸大于其他晶体管的尺寸。

11.根据权利要求1所述的移位寄存器单元，其中，所述第二复位信号相对于所述第一复位信号延迟一条栅极线的实际充电时间的1/2。

12.根据权利要求1所述的移位寄存器单元，其中所述第一时钟信号的相位与第二时钟信号的相位相反。