[发明专利]一种现场可编程门阵列及通信方法

说明书

本申请提供一种现场可编程门阵列FPGA及数据通信方法，该FPGA中内嵌至少一个用于通信互联的专用集成电路ASIC化的硬核；ASIC化的硬核包括：高速交换互联单元和至少一个站点；各个站点与高速交换互联单元连接；站点，用于FPGA内各个功能模块与ASIC化的硬核的数据传递；高速交换互联单元，用于实现各个站点之间的数据传递。本申请提供的FPGA中内嵌ASIC化的硬核，可以方便各个功能模块就近与其进行数据交换，从而降低时间延迟。源功能模块将数据发给站点，站点将数据发给高速交换互联单元，高速交换互联单元将数据通过与目的功能模块连接的站点将数据发给目的功能模块。完成源功能模块与目的功能模块之间的数据传递。

技术领域

本申请涉及集成电路技术领域，特别涉及一种现场可编程门阵列及通信方法。

背景技术

现场可编程门阵列(FPGA，Field Programmable Gate Array)是在可编程逻辑阵列(PLA，Programmable Logic Array)、门阵列逻辑GAL(Gate Array Logic)、复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)等可编程器件的基础上进一步发展的产物。FPGA作为专用集成电路(ASIC，Application Specific Integrated Circuit)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。因此，FPGA应用地越来越广泛。

FPGA芯片结构目前主要是基于查找表(LUT，Look-Up-Table)技术，并且整合了常用功能(例如RAM、时钟管理和DSP)的硬核(ASIC型)模块。

由于基于LUT的FPGA具有很高的集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合电路功能。其主要的组成部分为：可编程输入输出单元、基本可编程逻辑单元、完整的时钟管理、嵌入式块RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块。

参见图1，该图为现有技术中的FPGA的应用示意图。

由于FPGA的规模已经达到兆(K*K)级别的逻辑元件(LE，Logic Element)，FPGA能完成的功能也极其丰富和复杂。因此，FPGA开发会划分成很多个功能模块(Module)，每一个功能模块完成一部分相对比较独立的功能，实现整个芯片的一部分电路；而功能模块之间需要通过接口来实现相互传递数据和信息。

例如图1的一个应用实例中，可能用到十个功能模块(功能模块0-功能模块10)，很多功能模块之间存在通信，以功能模块0为例，功能模块0与功能模块1、功能模块3和功能模块5之间均存在通信。

功能模块之间进行通信时需要通过定义的接口进行通信，由于数据流量较大，数据位宽有的会比较大，如果某些功能模块与较多功能模块进行通信，则需要定义多个通信接口，这样通过不同的通信接口与不同的功能模块相通信。

各个功能模块采用LUT和触发器完成电路功能，各个电路通过FPGA的布线实现互联。

参见图2，该图为现有技术中FPGA的内部结构示意图。

其中，横线和竖线表示布线资源，可以通过编程完成各个可配置逻辑模块(CLB，Configurable Logic Block)的输入和输出的互联。图2中的FPGA与外界连接是靠输入输出模块(IOB，Input Out Block)。

一些分布比较靠近的CLB一起实现一个功能模块的电路，另外一些靠近的CLB一起实现另外一个功能模块的电路。而功能模块之间的通信接口和互联，可以通过一些CLB和布线来完成。

参见图3，该图为现有技术中功能模块在FPGA上的映射示意图。