[发明专利]存储器装置中的自动后台操作的主机控制的启用

说明书

技术领域

本实施例一般来说涉及存储器，且特定实施例涉及存储器装置中的自动后台操作的主机控制的启用。

背景技术

存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及非易失性(例如，快闪)存储器。

快闪存储器装置已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过电荷存储结构(例如浮动栅极、陷获层或其它物理现象)的编程，单元的阈值电压的改变确定每一单元的数据状态。快闪存储器的常见用途包含个人计算机、个人数字助理(PDA)、数字相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、蜂窝式电话及可装卸存储器模块。

除执行存取操作(例如读取及写入)之外，非易失性存储器装置还执行后台操作。举例来说，存储器装置可通过在存储器装置的存储器阵列内四处移动数据来执行耗损均衡操作。另一后台操作可为移除过时数据以便空出待擦除且重新使用的存储器块的内务操作。这些操作通常在主机不知晓的情况下在后台中执行，且在一些实施例中由存储器装置自动执行(例如，在主机未命令的情况下起始)。

当这些后台操作在主机不知晓的情况下由存储器装置执行时，可发生问题。主机可通过将存取命令发送到存储器装置或关断到存储器装置的电力而中断后台操作。此可导致丢失或毁坏的数据且可能需要存储器装置重新启动后台操作，因此导致性能的损失。

附图说明

图1展示NAND架构存储器阵列的一部分的一个实施例的示意图。

图2展示可并入使用用于自动后台操作的主机控制的启用的方法的非易失性存储器装置的系统的一个实施例的框图。

图3A及3B展示用于自动后台操作的主机控制的启用的方法的实施例的流程图。

图4展示用于自动后台操作的主机控制的启用的方法的检查及配置阶段的图式。

图5展示用于自动后台操作的主机控制的启用的方法的实施阶段的图式。

具体实施方式

在以下详细说明中，参考形成特定实施例的一部分且其中通过图解说明方式展示特定实施例的所附图式。在图式中，遍及数个视图，相同的编号描述实质上类似的组件。可利用其它实施例且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。因此，以下详细说明不应视为具有限制意义。

非易失性存储器可利用包含NOR及NAND的不同架构。架构设计源自于用以读取装置的逻辑。在NOR架构中，一逻辑列的存储器单元与耦合到数据线(例如通常称为位线的那些数据线)的每一存储器单元并联耦合。在NAND架构中，一列存储器单元仅与耦合到位线的列的第一存储器单元串联耦合。

图1图解说明包括非易失性存储器单元串联串的NAND架构存储器阵列101的一部分的一个实施例的示意图。此图仅出于作为用于存储器装置中的自动后台操作的主机控制的启用的方法图解说明典型存储器阵列的目的，且不限于所图解说明的NAND架构。

存储器阵列101包括布置成若干列(例如串联串104、105)的非易失性存储器单元阵列(例如，浮动栅极)。所述单元中的每一者在每一串联串104、105中漏极到源极地耦合。横跨多个串联串104、105的存取线(例如，字线)WL0到WL31耦合到一行中的每一存储器单元的控制栅极以便偏置所述行中的所述存储器单元的所述控制栅极。数据线(例如偶数/奇数位线BL_E、BL_O)耦合到串联串且最终耦合到感测电路及页缓冲器，所述感测电路及页缓冲器通过感测选定位线上的电流或电压而检测及存储每一单元的状态。

存储器单元的每一串联串104、105通过源极选择栅极116、117(例如，晶体管)耦合到源极线106，且通过漏极选择栅极112、113(例如，晶体管)耦合到个别位线BL_E、BL_O。源极选择栅极116、117由耦合到其控制栅极的源极选择栅极控制线SG(S)118控制。漏极选择栅极112、113由漏极选择栅极控制线SG(D)214控制。