[发明专利]具有命中及多命中检测的混合动态‑静态编码器

权利要求书

1.一种混合动态-静态编码器，其包括：

阵列结构，其具有X个行，所述行各自耦合到多个装置活动区域DAA列及相应匹配线，所述相应匹配线经断言以指示所述行对应于所述阵列结构中的与搜索关键字匹配的条目或未经断言以指示对应于所述行的所述条目与所述搜索关键字失配，其中每一DAA列包括容纳以下各者的物理区域：

多个动态网；

X个动态下拉装置，其耦合到所述多个动态网，使得所述阵列结构中的所述X个行各自包含所述X个动态下拉装置中的一者且耦合到所述阵列结构中的与所述搜索关键字匹配的每一行的所述匹配线被断言；及

静态电路，其耦合到所述多个动态网，其中所述静态电路包括多个多输入逻辑门，所述多输入逻辑门经配置以产生至少包含一或多个经编码索引信号及至少一个多命中检测信号的多个信号；及

逻辑电路，其经配置以接收由每一DAA列中的所述静态电路产生的所述多个信号且至少导出指示是否所述阵列结构中的一或多个行与所述搜索关键字匹配的命中信号及指示是否所述阵列结构中的多个行与所述搜索关键字匹配的多命中信号。

2.根据权利要求1所述的混合动态-静态编码器，其中所述逻辑电路经进一步配置以在所述阵列结构中的所述行中的至少一行对应于与所述搜索关键字匹配的条目的情况下导出多位经编码索引。

3.根据权利要求2所述的混合动态-静态编码器，其中所述多位经编码索引唯一地识别对应于所述阵列结构中的所述至少一行的地址。

4.根据权利要求1所述的混合动态-静态编码器，其中每一DAA列中的所述多个动态网包括：

所述混合动态-静态编码器的顶部半部中的第一组动态网，其中所述顶部半部包括X/2个行；及

所述混合动态-静态编码器的底部半部中的第二组动态网，其中所述底部半部包括X/2个行。

5.根据权利要求4所述的混合动态-静态编码器，其中与每一DAA列相关联的所述静态电路中的所述多个多输入逻辑门包括所述顶部半部中的第一组“与非”门，所述“与非”门经配置以评估所述DAA列的所述顶部半部中的所述第一组动态网以产生所述一或多个经编码索引信号及所述至少一个多命中检测信号的第一组。

6.根据权利要求5所述的混合动态-静态编码器，其中与每一DAA列相关联的所述静态电路中的所述多个多输入逻辑门进一步包括所述底部半部中的第二组“与非”门，所述“与非”门经配置以评估所述DAA列的所述底部半部中的所述第二组动态网以产生所述一或多个经编码索引信号及所述至少一个多命中检测信号的第二组。

7.根据权利要求1所述的混合动态-静态编码器，其中每一DAA列中的所述静态电路具有实质上等效于完全动态编码器的门延迟计数。

8.一种用于检测可搜索阵列结构中的一或多个命中的方法，其包括：

接收搜索关键字；

使用所接收的所述搜索关键字而搜索与混合动态-静态编码器相关联的阵列结构，其中所述阵列结构具有X个行，所述行各自耦合到多个装置活动区域DAA列及相应匹配线，所述相应匹配线经断言以指示所述行对应于所述阵列结构中的与搜索关键字匹配的条目或未经断言以指示对应于所述行的所述条目与所述搜索关键字失配，其中每一DAA列包括容纳以下各者的物理区域：

多个动态网，

X个动态下拉装置，其耦合到所述多个动态网，使得所述阵列结构中的所述X个行各自包含所述X个动态下拉装置中的一者且耦合到所述阵列结构中的与所述搜索关键字匹配的每一行的所述匹配线被断言，及

静态电路，其耦合到所述多个动态网，其中所述静态电路包括多个多输入逻辑门，所述多输入逻辑门经配置以产生包含至少一或多个经编码索引信号及至少一个多命中检测信号的多个信号；及

根据由每一DAA列中的所述静态电路产生的所述多个信号而至少导出指示是否所述阵列结构中的一或多个行与所述搜索关键字匹配的命中信号及指示是否所述阵列结构中的多个行与所述搜索关键字匹配的多命中信号。

9.根据权利要求8所述的用于检测可搜索阵列结构中的一或多个命中的方法，其进一步包括：

响应于在所述阵列结构中的所述行中的至少一行对应于与所述搜索关键字匹配的条目而根据所述至少一或多个经编码索引信号导出多位经编码索引。