[发明专利]用于高频时钟的低噪声计时的状态机

说明书

技术领域

总体而言，本公开涉及集成电路，并且更具体地说，涉及减小由集成电路时钟树的电容引起的噪声。

背景技术

集成电路要求时钟信号确保它们各种部件的同步和有效运转。通常，锁相环(PLL)提供时钟信号的同步版本，并且时钟网格或时钟树给集成电路的各种部件分配时钟信号的各种版本。根据典型现代时钟树的高功率和高频率，可能不得不处理噪声问题。例如，时钟树生成显着的电容，这会引起可能对集成电路的一个或多个部件的正确操作造成干扰的噪声。这种噪声可能在时钟门控(例如，时钟启用、时钟禁用)和复位定序(例如，热复位、扫描测试)期间尤其明显。

具体而言，可从方程式I＝CVF确定时钟网格中消耗的电流，其中C是时钟电容、F是频率，并且V是电压。如果时钟的频率改变得非常快，如快速地从时钟关闭状态转变到对许多现代CPU已知的多GHz时钟频率，那么dI/dT将非常高，因此如以上讨论的可能生成噪声。现代硅中电压噪声的一个来源是裸片封装电感。根据定义，电感L上的电压等于V＝LdI/dT。电压噪声影响处理器可运行的速度。

对于在现代集成电路装置如计算机系统中的使用，用于管理时钟树中噪声的已知技术不合期望地慢。

发明内容

根据本公开的一些实施方案的设备、系统和方法可通过渐增或渐减时钟信号来管理时钟状态转换期间在时钟网格中引起的噪声。通过减小时钟频率的改变速率且同时仍允许快速和复杂的时钟控制行为，可减少电压噪声。可通过任何方法，如通过生长或沉积来在微电路内形成控制和实施这种时钟信号管理的机构。

根据本公开的一些实施方案的设备包括：具有第一速率的时钟；和处理器，所述处理器被配置来：接收将具有第一速率的时钟调整为第二速率的信号；并且响应于接收信号，将时钟从第一速率渐变到第二速率，其中渐变包括将时钟的频率改变为第一速率与第二速率之间的至少一个第三速率。

根据本公开的一些实施方案的方法包括：接收将具有第一速率的时钟调整为第二速率的信号；并且响应于接收信号，将时钟从第一速率渐变到第二速率，其中渐变包括将时钟的频率改变为第一速率与第二速率之间的至少一个第三速率。

本公开的一些实施方案可被用在任何类型的集成电路中，所述集成电路使用多个计算单元、共享缓存单元以及功率管理单元。一个实例是通用微处理器。

附图说明

所公开的主题将在下文中参考附图来描述，其中类似参考数字表示类似元件，并且：

图1是根据本公开的一些实施方案的包括时钟电路的集成电路的简化示意图。

图2A提供根据本公开的一些实施方案的包括如图1中示出的一个或多个电路的硅裸片/芯片的表示。

图2B提供根据本公开的一些实施方案的包括可在制造设施中产生的一个或多个裸片/芯片的硅晶圆的表示。

图3A是根据本公开的一些实施方案的各种时钟信号的波形图。

图3B是根据本公开的一些实施方案的各种时钟信号的波形图。

图3C是根据本公开的一些实施方案的各种时钟信号的波形图。

图3D是根据本公开的一些实施方案的各种时钟信号的波形图。

图3E是根据本公开的一些实施方案的各种时钟信号的波形图。

图4A是根据本公开的一些实施方案的各种时钟信号的波形图。

图4B是根据本公开的一些实施方案的各种时钟信号的波形图。

图5是根据本公开的一些实施方案的状态机图。

图6是根据本公开的一些实施方案的与时钟信号管理相关的方法的流程图。

虽然所公开的主题易产生各种修改和替代形式，但其一些实施方案已通过举例在附图中示出并在本文中详细描述。然而，应当理解，本文对具体实施方案的描述并不意图将所公开的主题限制于所公开的特定形式，而正相反，其意图是涵盖落在所公开的主题的如随附权利要求书定义的精神和范围内的所有修改、等效物和替代物。

具体实施方式

本公开的一些实施方案提供集成电路装置中时钟的渐变。通过这样做，可减小由时钟门控和复位定序生成的、由与集成电路装置的时钟树相关联的电容引起的噪声，从而改进集成电路装置的性能。