[发明专利]可重配置指令单元阵列的并行配置

说明书

相关申请的交叉引用

本申请要求于2015年3月5日提交的美国非临时申请No.13/784,827的优先权，其全部内容通过援引纳入于此。

技术领域

本申请涉及可重配置的计算，尤其涉及并行配置或可重配置指令单元阵列。

背景

尽管处理器速度已经逐渐提高，但对提高的计算能力的需求仍然未减弱。例如，智能电话现在使其处理器负担令人困惑的各种任务。但单核处理器只能在给定时间容适这么多的指令。因此，现在通常提供能并行地处理指令集的多核或多线程处理器。但此类基于指令的架构始终必须对抗由管芯空间、功耗、以及关于增加指令处理时间的复杂性所施加的限制。

如与使用可编程处理核相比，存在能够在专用硬件中被更高效地处理的许多算法。例如，图像处理涉及显著并行性以及通过处理步骤的管线的对像素的成群处理。如果算法随后被映射到硬件，则该实现利用该对称性和并行性。但设计专用硬件是昂贵且还是麻烦的，因为如果算法被修改，则专用硬件必须被重新设计。

为了提供基于指令的架构与专用硬件办法之间的高效折衷，已经开发出可重配置指令单元阵列(RICA)架构。图1A解说了具有可重配置核1的示例RICA系统50。在RICA 50中，多个指令单元2(诸如加法器(ADD)、乘法器(MUL)、寄存器(REG)、逻辑运算移位器(SHIFT)、除法器(DIV)、数据比较器(COMP)、逻辑门(LOGIC)、以及逻辑跳转单元(JUMP))通过可编程开关织构4来互连。指令单元2关于它们实现的逻辑功能或指令的配置可以在必要时被重编程以实现给定算法或功能。开关织构4也将被相应地重编程。诸指令单元2包括存储器接口单元12，这些存储器接口单元12对接其余诸指令单元2的(如被检索或加载到数据存储器8中的)数据。指令单元2的结果所得的处理根据从配置RAM 6获取的配置指令10来发生。解码模块11解码指令10以便不仅获取用于指令单元2的配置数据，而且还获取用于开关织构4的配置数据。RICA 50通过I/O端口16以及专用指令单元寄存器14来与外部系统对接。图1A中所示的附加特征在于2006年4月28日提交的美国专利公布No.2010/0122105中描述，该公布的内容藉此通过援引整体纳入于此。

按行和列以可重配置的阵列来安排指令单元是常规的。每个指令单元、任何相关联的寄存器、以及用于指令单元的相关联的输入和输出开关织构可被认为是驻留在开关盒内。图1B示出了按行和列安排的示例开关盒阵列。在所选开关盒之间形成的数据路径被承载在来自多个通道之中的所选通道上。各通道也按行和列安排以与开关盒的行和列相匹配。每个通道具有特定位宽。行方向可被认为是东西走向的，而列方向是南北走向的。开始于初始开关盒100中的指令单元的数据路径在向东行方向上的输出通道101上路由。该数据路径从后续开关盒的路由在恰适的向东/向西行方向或向北/向南列方向上，以使得到达在某个所选行和列位置处的最终开关盒105。在该示例数据路径中，两个指令单元被配置为算术逻辑单元(ALU)110。其余开关盒中的指令单元为了解说清楚而未示出。每个开关盒包括两个开关矩阵或织构：输入开关织构，用于选择去往其指令单元的通道输入；以及还有输出开关织构，用于选择从该开关盒离开的通道输出。

与指令单元形成对比的是，现场可编程门阵列(FPGA)中的逻辑块使用查找表(LUT)。例如，设想在经配置FPGA中执行的逻辑运算中需要AND(与)门。相应LUT将以用于AND门逻辑功能的真值表来编程。但指令单元“粗粒度”得多，因为它包含专用逻辑门。例如，ALU指令单元将包括各样的专用逻辑门。ALU指令单元的功能是可配置的——其原语逻辑门是专用门并因此是不可配置的。例如，常规CMOS反相器是一种类型的专用逻辑门。关于此种反相器是没什么可供配置的，该反相器不需要任何配置位。但FPGA可编程逻辑块中的反相器功能的实例化则改为通过LUT的真值表的相应编程来执行。因此，如本文所使用的，术语“指令单元”指的是包括专用逻辑门的可配置逻辑元素。