[发明专利]用于堆栈式硅晶互连技术产物的无基板插入物技术

说明书

技术领域

本案所说明的具体实施例为概略关于堆栈式硅晶互连技术(SSIT)产物，并且尤其是关于一种用于SSIT产物的无基板插入物技术。

背景技术

硅晶堆栈式互连技术(SSIT)牵涉到将多个集成电路(IC)晶粒封装于一单一封装中，而此封装含有一插入物和一封装基板。运用SSIT可令像是FPGA的IC产物延展至更高的密度、更低的功率、更强的功能性以及应用特定平台解决方案而拥有低成本与快速上市时间的优点。

传统上，SSIT产物是利用插入物所实作，其包含一插入物基板层，而在该插入物基板层的顶部上建构有多个穿透硅质通道(TSV)和额外的金属化层。该插入物可提供IC晶粒与该封装基板之间的连接。然而，制造用于SSIT产物而具有TSV的插入物基板层会是一项复杂的制程。其原因在于需进行多项制造步骤方可构成具有TSV的插入物基板层，这些步骤包含：在该插入物基板层中构成TSV，执行背侧薄化处理以及化学汽相沉积(CVD)或化学机械平面化(CMP)，并且提供薄化晶圆处置。因此，对于某些应用项目来说，可能并不希望构成包含一拥有具穿透硅质通道(TSV)的插入物基板层的插入物的SSIT产物。

发明内容

一种用于堆栈式硅晶互连技术(SSIT)产物的无基板插入物，其包含：多个金属化层，该金属化层的至少一最底层含有多个金属节段，其中每一个该多个金属节段是构成于该金属化层的最底层的顶部表面与底部表面之间，并且该金属节段是由该最底层中的介电材料所分隔；以及一介电层，其是经构成于该最底层的底部表面上，其中该介电层含有一或更多开口以供接触于该最底层中的多个金属节段的至少一部份。

选择性地，该多个金属节段可含有铜。

选择性地，该无基板插入物也可包含一具有一或更多开口的钝化层，该开口在空间上是对应于该介电层处的该一或更多开口，其中该钝化层是构成于该介电层上。

选择性地，该无基板插入物也可包含一凸块下金属(UBM)层，其接触于该最底层中的多个金属节段的至少一部份，该UBM层是构成于该最底层上。

选择性地，该无基板插入物可为组态设定以支撑该金属化层的最顶层的顶部表面上的多个IC晶粒。

选择性地，该多个IC晶粒可包含异质性IC晶粒。

选择性地，该多个IC晶粒可包含同构型IC晶粒。

选择性地，在该金属化层的最底层里不同的多个金属节段的群组可分别地对应于多个IC晶粒。

选择性地，该多个金属节段的不同群组可具有不同的个别节段密度。

选择性地，每一个该多个金属化层可含有多个金属节段，并且在该金属化层的其一者中的多个金属节段可为不同于在该金属化层的另一者中的多个金属节段。

一种用以构成具有无基板插入物的堆栈式硅晶互连技术(SSIT)产物的方法，其包含：在一基板上构成一介电层；在该介电层上构成多个金属化层，该金属化层的至少一最底层含有多个金属节段，其中每一个该金属节段是构成于该金属化层的最底层的顶部表面与底部表面之间，并且该金属节段是由该最底层中的介电材料所分隔；将多个IC晶粒设置在该多个金属化层的最顶金属化层的顶部表面上；在该介电层处构成一或更多开口以供接触于该多个金属化层的最底层中的多个金属节段的至少一部份，其中具有该一或更多开口的介电层和该多个金属化层构成该无基板插入物；以及将该无基板插入物设置在一封装基板上以构成该SSIT产物。

选择性地，移除该基板的动作可包含利用机械研磨制程以薄化该基板，以及利用蚀刻制程以移除薄化后的该基板。

选择性地，该多个IC晶粒可包含异质性IC晶粒。

选择性地，该多个IC晶粒可包含同构型IC晶粒。

选择性地，该方法可进一步包含利用C4凸块以将该无基板插入物固定于该封装基板上俾构成该SSIT产物。

选择性地，该方法可进一步包含在于该介电层处构成该一或更多开口之后在该介电层上构成一钝化层，其中该钝化层含有一或更多开口，此等在空间上是对应于该介电层处的一或更多开口，并且其中该无基板插入物进一步含有该钝化层。

选择性地，该方法可进一步包含在该一或更多金属化层的最底层上构成一凸块下金属(UBM)层，其中该凸块下金属层为接触于该一或更多金属化层的最底层中的该多个金属节段的至少一部份，并且其中该无基板插入物进一步含有该UBM层。

选择性地，在该一或更多金属化层的最底层里不同的多个金属节段的群组可对应于该多个IC晶粒的个别者。

选择性地，该多个金属节段的不同群组可具有不同的个别节段密度。