[发明专利]沟槽栅MOS型半导体装置及其制造方法

说明书

技术领域

本发明涉及使用于电力转换装置等的沟槽栅MOS型半导体装置及其制造方法，特别是涉及沟槽栅结构的绝缘栅型双极晶体管。

背景技术

在推进电力转换装置的电力低消耗化的过程中，特别对于起关键作用的功率器件的电力低消耗化有着很大的期待。在该功率器件之中，逐步稳定地使用绝缘栅型双极晶体管(以下称为IGBT：Insulated Gate Bipolar Transistor)，该绝缘栅型双极晶体管能够通过电导调制效应实现低导通电压，并且容易进行用于电压驱动的栅控制。

作为该IGBT的栅结构，已知有平面栅结构和沟槽栅结构。平面栅结构是将沿着晶片表面隔着栅氧化膜形成为平面状的导电性多晶硅电极(以下，有时也简单地记为多晶硅电极)等作为栅电极的结构。沟槽栅结构是将在沟槽内部隔着栅氧化膜所埋设的多晶硅电极等作为栅电极的结构,所述沟槽是从晶片表面起沿深度方向以垂直的方向掘出的结构。

具有沟槽栅结构的IGBT(以下称为沟槽栅型IGBT)具有形成沟道的结构，当导通时，该沟道在沿着沟槽侧壁面的p型基区成为电流通路。因此，通过使沟槽间隔变得狭窄等，沟槽栅型IGBT能够较容易地提高沟道密度。沟道的高密度化可以使得导通电压进一步降低，因此近年来应用了沟槽栅结构的IGBT正在增加。

为了进一步降低该沟槽栅型IGBT的导通电压，提出了各种改善方法。例如，存在下述专利文献1所记载的注入增强型绝缘栅晶体管(IEGT：Injection Enhanced Gate Bipolar Transistor)。该IEGT被设置为具有在二极管的导通电压附近的限值的特性。

该IEGT器件的结构的特征在于，通过用绝缘膜覆盖n⁺型发射区和p型基区的一部分表面，使得发射电极具有非电连接(接触)的区域(以下称为p型浮置区)。在该IEGT中，在导通时，在相对于发射电极电绝缘的p型浮置区的下侧(漂移层侧)，从集极注入的空穴难以排出到发射电极，因此易于累积。其结果是，IEGT的n型的漂移层的载流子浓度分布变得接近二极管的载流子浓度分布，并且可以比通常的沟槽栅型IGBT的导通电压更低。

另一方面，对功率器件而言，除低导通电压以外，还要求高速开关特性，该特性的改善也成为了重要的课题。但是，在沟槽栅型IGBT和IEGT中，为了实现低导通电压，越使沟槽结构实现高密度化，栅极电容就变得越大，具有开关特性变差的问题。即，沟槽栅型IGBT中，必须在导通截止动作时分别使栅极-发射极间电容和栅极-集极间电容进行充放电，因此栅极电容变大，则充放电时间增加而使得开关特性变差。另外，开关特性的变差表示开关损耗的增加。另外，功率器件的总产生损耗是由导通电压所决定的恒定损耗与导通断开动作时产生的开关损耗之和，因此对降低总产生损耗而言，重要的是与导通电压一起降低开关损耗，即还降低栅极电容。

但是，在IEGT中，栅极电容大部分为栅极-集极间电容(密勒电容)，因此存在导致导通损耗增大的问题。关于该密勒电容，当通常的沟槽栅型结构的IGBT导通时，如果将栅电压提高，则首先栅极-发射极间电容被充电，接着栅极-集极间电容(密勒电容)被充电。但是，在IEGT中，因为具有p型浮置区部分，因此栅极电容大致为栅极-集极间电容(密勒电容)。

关于这种IGBT的开关损耗的降低，公知文献中有以下的文献。图3是示出图4的B1-B2线上的截面结构的主要部分截面图。图4是示出以往的具有p型浮置区的沟槽栅型IGBT的多晶硅栅电极的主要部分平面图。在图3(例如，相当于下述专利文献2的图1)中示出具有用条纹状的平面图案所配置而成的沟槽的以往的n沟道沟槽栅型IGBT 100的主要部分截面结构。