[发明专利]共享位线的串架构

说明书

描述了使用共享位线的串架构对存储器单元进行编程和读取的方法。在一些实施例中，存储器单元和选择器件可以与包括电荷存储层的晶体管对应。在一些情况下，电荷存储层可以是导电的或不导电的(例如，在SONOS器件中使用的氮化硅层)。在一些实施例中，选择配对的串中的第一串中的存储器单元可以包括：将SEO晶体管设置成导通状态，以及将控制漏极侧选择晶体管的SGD线设置成下述电压，该电压大于与第一串的第一漏极侧选择晶体管关联的第一阈值电压并且小于与配对的串中的第二串的第二漏极侧选择晶体管关联的第二阈值电压。

背景技术

半导体存储器广泛地用于各种电子设备诸如蜂窝电话、数字摄影装置、个人数字助理、医疗电子设备、移动计算设备及非移动计算设备。半导体存储器可以包括非易失性存储器或易失性存储器。非易失性存储器使得甚至在非易失性存储器未连接至电源(例如，电池)时都能够存储和保留信息。非易失性存储器的示例包括闪存存储器(例如，NAND型闪存存储器和NOR型闪存存储器)和电可擦除可编程只读存储器(EEPROM)。

闪存存储器和EEPROM二者都利用浮栅晶体管。对于每个浮栅晶体管，浮栅位于浮栅晶体管的沟道区之上并且与该沟道区绝缘。沟道区位于浮栅晶体管的源极区与漏极区之间。控制栅极位于浮栅之上并且与该浮栅绝缘。浮栅晶体管的阈值电压可以通过设置存储在浮栅上的电荷量来控制。浮栅上的电荷量通常使用Fowler-Nordheim隧道效应或热电子注入来控制。调节阈值电压的能力使浮栅晶体管能够用作非易失性存储元件或存储器单元。在一些情况下，可以通过对多个阈值电压或阈值电压范围进行编程和读取来提供每个存储单元的多于一个数据位(即，多级存储器单元或多状态存储器单元)。

NAND闪存存储器结构通常与两个选择栅极串联地并且在两个选择栅极之间布置多个浮栅晶体管。串联的浮栅晶体管和选择栅极可以称为NAND串。近年，已经缩小NAND闪存存储器以降低每位的成本。然而，随着工艺几何尺寸缩小，呈现出许多设计和工艺挑战。这些挑战包括在形成紧密间隔的位线接触方面难度增大。

附图说明

图1描绘了NAND串的一个实施例。

图2使用对应的电路图描绘了图1的NAND串的一个实施例。

图3A描绘了包括多个NAND串的存储器块的一个实施例。

图3B描绘了针对每单元三位的存储器单元的可能的阈值电压分布(或数据状态)的一个实施例。

图4A描绘了在存储器块内的两个相邻NAND串之间共享位线的非易失性存储系统的一个实施例。

图4B描绘了两个相邻NAND串之间共享位线的非易失性存储系统的替选实施例。

图5描绘了非易失性存储系统的一个实施例。

图6描绘了感测块的一个实施例。

图7A描绘了配对的串的一个实施例。

图7B描绘了包括第一配对的串和第二配对的串的共享位线的串架构的一个实施例。

图7C描绘了针对图7B中描绘的共享位线的串架构的物理布局的一部分的一个实施例。

图8A描绘了包括第一配对的串和第二配对的串的共享位线的串架构的一个实施例。

图8B描绘了针对图8A中描绘的共享位线的串架构的物理布局的一部分的一个实施例。

图8C描绘了包括第一配对的串和第二配对的串的共享位线的串架构的另一实施例。

图8D描绘了针对图8C中描绘的共享位线的串架构的物理布局的一部分的一个实施例。

图9A是描述了用于以共享位线的串架构对一个或更多个存储器单元进行编程的处理的一个实施例的流程图。

图9B是描述了用于使配对的串准备好用于编程的处理的一个实施例的流程图。