[发明专利]氮化镓器件和集成电路中的隔离结构

权利要求书

1.集成半导体器件，包括：

缓冲层，配置在基板层上；

氮化镓层，配置在所述缓冲层上；

阻挡层，配置在所述氮化镓层上；

用于第一晶体管器件的多个第一器件接触，形成在所述阻挡层的暴露表面的第一部分上；

用于第二晶体管器件的多个第二器件接触，形成在所述阻挡层的所述暴露表面的第二部分上；

至少一栅极结构，形成在所述阻挡的所述表面的第三部分，其中所述栅极结构配置在所述多个第一器件接触和所述多个第二器件接触之间；以及

所述栅极结构分别与所述第一晶体管器件的源极接触和所述第二晶体管器件的源极接触之间的空间，

其中所述栅极结构和所述空间形成所述集成半导体器件的隔离区域，其从所述第二晶体管器件电性地隔离所述第一晶体管器件。

2.根据权利要求1所述的集成半导体器件，其中所述多个第一器件接触还包括用于所述第一晶体管器件的栅极接触和漏极接触，且所述多个第二器件接触还包括用于所述第二晶体管器件的栅极接触和漏极接触。

3.根据权利要求2所述的集成半导体器件，其中所述栅极结构配置在所述第一晶体管器件和所述第二晶体管器件的各自的源极接触之间。

4.根据权利要求2所述的集成半导体器件，其中所述栅极结构与所述第一晶体管器件和所述第二晶体管器件的所述栅极接触包括共同的膜堆叠。

5.根据权利要求2所述的集成半导体器件，其中所述栅极结构与所述第一晶体管器件和所述第二晶体管器件的所述栅极接触是由共同的工艺顺序制造。

6.根据权利要求2所述的集成半导体器件，其中所述栅极结构电性地耦接所述第一晶体管器件和所述第二晶体管器件中的其中之一的所述源极接触。

7.根据权利要求2所述的集成半导体器件，其中所述栅极结构是在所述集成半导体器件中偏压在最负电压。

8.集成半导体器件，包括：

缓冲层，配置在基板层上；

氮化镓层，配置在所述缓冲层上；

阻挡层，配置在所述氮化镓层上；

用于第一晶体管器件的多个第一器件接触，形成在所述阻挡层的暴露表面的第一部分上；

用于第二晶体管器件的多个第二器件接触，形成在所述阻挡层的所述暴露表面的第二部分上；

一对栅极结构，形成在所述阻挡的所述表面的第三部分，其中所述一对栅极结构配置在所述多个第一器件接触和所述多个第二器件接触之间；以及

所述一对栅极结构中的每一个之间的空间，

其中所述一对栅极结构和所述空间形成所述集成半导体器件的隔离区域，其从所述第二晶体管器件电性地隔离所述第一晶体管器件。

9.根据权利要求8所述的集成半导体器件，其中所述多个第一器件接触包括用于所述第一晶体管器件的源极接触、栅极接触和漏极接触，且所述多个第二器件接触包括用于所述第二晶体管器件的源极接触、栅极接触和漏极接触。

10.根据权利要求9所述的集成半导体器件，其中所述一对栅极结构配置在所述第一晶体管器件和所述第二晶体管器件的各自的源极接触之间。

11.根据权利要求9所述的集成半导体器件，其中所述一对栅极结构与所述第一晶体管器件和所述第二晶体管器件的所述栅极接触包括共同的膜堆叠。

12.根据权利要求9所述的集成半导体器件，其中所述一对栅极结构与所述第一晶体管器件和所述第二晶体管器件的所述栅极接触是由共同的工艺顺序制造。

13.根据权利要求9所述的集成半导体器件，还包括欧姆接触，形成在所述一对栅极结构之间的所述阻挡的所述表面的所述第三部分上，使得所述一对栅极结构、所述空间和所述欧姆接触形成所述隔离区域。