[发明专利]具有降低的保留电压的触发器

权利要求书

1.一种电路，包括：

响应于时钟信号和控制信号以形成反相经延迟时钟信号的第一逻辑门；

具有由第一传送门门控的数据输入的触发器的主控级，所述主控级进一步包括用于驱动主控级输出的第二逻辑门；

具有由第二传送门耦合到所述主控级的输入的所述触发器的从动级；

其中所述第一传送门配置成响应于所述反相经延迟时钟信号被解除断言而被打开，并且其中所述第二传送门配置成响应于所述反相经延迟时钟信号被解除断言而被关闭，以及

其中所述第二逻辑门响应于所述控制信号的断言来控制所述触发器的模式，所述触发器的模式选自包括设置模式和重置模式的集合。

2.如权利要求1所述的电路，其特征在于，所述控制信号包括重置信号，并且其中所述第二逻辑门包括或非门。

3.如权利要求1所述的电路，其特征在于，所述控制信号被配置成提供到多个触发器电路。

4.如权利要求1所述的电路，其特征在于，所述从动级包括反相器，并且其中所述反相器的输入被耦合到两个串联耦合的上拉晶体管。

5.如权利要求4所述的电路，其特征在于，所述反相器的所述输入进一步被耦合到两个串联耦合的下拉晶体管，并且其中所述两个串联耦合的上拉晶体管的宽度大于所述两个串联耦合的下拉晶体管的宽度。

6.如权利要求5所述的电路，其特征在于，所述两个串联耦合的下拉晶体管的宽度约等于制造规则所准许的最小宽度。

7.如权利要求1所述的电路，其特征在于，所述控制信号包括设置信号，并且其中所述逻辑门包括与非门。

8.一种用于触发器的方法，包括：

响应于时钟信号和控制信号形成反相经延迟时钟信号，其中当所述控制信号被断言时，所述反相经延迟时钟信号被解除断言；

将所述控制信号断言；

响应于所述反相经延迟时钟信号被解除断言打开触发器的主控级中的第一传送门以将所述主控级从数据输入隔离；

响应于所述反相经延迟时钟信号被解除断言关闭所述触发器的从动级中的第二传送门使得所述第二传送门锁存所述主控级的输出；以及

在逻辑门中处理经断言的控制信号以控制所述触发器的模式，所述逻辑门配置成控制所述主控级的输出。

9.如权利要求8所述的方法，其特征在于，断言所述控制信号包括断言重置信号，以及其中在逻辑门中处理所述经断言的控制信号包括对所述经断言的重置信号作或非。

10.如权利要求8所述的方法，其特征在于，所述从动级包括反相器，并且其中所述反相器的输入被耦合到两个串联耦合的上拉晶体管。

11.如权利要求10所述的方法，其特征在于，所述反相器被配置成生成所述从动级的输出。

12.如权利要求10所述的方法，其特征在于，所述反相器进一步被耦合到两个串联耦合的下拉晶体管，并且其中所述两个串联耦合的上拉晶体管的宽度大于所述两个串联耦合的下拉晶体管的宽度。

13.如权利要求12所述的方法，其特征在于，所述两个串联耦合的下拉晶体管的宽度约等于制造规则所准许的最小宽度。

14.如权利要求8所述的方法，其特征在于，断言所述控制信号包括断言设置信号，并且其中在逻辑门中处理所述经断言的控制信号包括对所述经断言的设置信号作与非。