[发明专利]FPGA互连中的细粒度功率门控

权利要求书

1.一种多路复用器，其用于细粒度功率门控，所述多路复用器包括：

用于接收第一电源电压的第一电源电压输入和用于接收第二电源电压的第二电源电压输入，其中，所述第一电源电压大于或等于所述第二电源电压；

多个输入；

多个选择输入；

选择线路，其被配置成基于所述多个选择输入选择所述多个输入中的一个，其中所述选择线路包括多个通路晶体管，所述多个通路晶体管包括第一功率门控通路晶体管，其中每个通路晶体管包括与所述多个输入中的至少一个相关联并耦合的输入，以及与所述多个选择输入中的至少一个相关联并耦合的栅极，其中所述多个输入中的一个是所述第一电源电压，所述第一电源电压被耦合至所述第一功率门控通路晶体管，且所述多个选择输入中的一个是功率门控使能输入，所述功率门控使能输入被耦合至所述第一功率门控通路晶体管以使能所述第一功率门控通路晶体管；

输出反相器级，其被耦合至所述选择线路的所述多个通路晶体管的输出，所述输出反相器级包括串联连接在所述第二电源电压和基准电压之间的PMOS晶体管和NMOS晶体管，其中到所述输出反相器级的至少一个输入经由所述选择线路的所述多个通路晶体管中的一个被提供给所述PMOS晶体管的栅极和所述NMOS晶体管的栅极且在所述PMOS晶体管和所述NMOS晶体管之间的连接形成反相输出；以及

其中，所述选择线路被配置使得所述功率门控使能输入的选择将所述第一电源电压施加到所述PMOS晶体管的栅极并将所述PMOS晶体管置于截止运行模式；其中：

所述选择线路的所述多个通路晶体管包括第二功率门控通路晶体管；

所述多个输入中的一个是所述基准电压，所述基准电压被耦合至所述第二功率门控通路晶体管；

到所述输出反相器级的所述至少一个输入包括被提供给所述PMOS晶体管的栅极的PMOS反相器输入，其中响应于所述功率门控使能输入的选择，所述第一电源电压被经由所述PMOS反相器输入和所述第一功率门控通路晶体管提供给所述PMOS晶体管的栅极，以将所述PMOS晶体管置于截止运行模式；

到所述输出反相器级的所述至少一个输入包括被提供给所述NMOS晶体管的栅极的NMOS反相器输入，其中响应于所述功率门控使能输入的选择，来自所述基准电压的信号被经由所述NMOS反相器输入和所述第二功率门控通路晶体管提供给所述NMOS晶体管的栅极，以将所述NMOS晶体管置于截止运行模式；

传输门，其被连接在所述PMOS晶体管的栅极和所述NMOS晶体管的栅极之间，并且被配置为响应于所述功率门控使能输入的选择而隔离所述PMOS晶体管的栅极和所述NMOS晶体管的栅极，使得所述PMOS反相器输入和所述NMOS反相器输入各自分别驱动所述PMOS晶体管的栅极和所述NMOS晶体管的栅极；

其中，所述多个选择输入中的至少一个被设置为第一状态以禁用所述功率门控使能输入的选择。

2.如权利要求1所述的多路复用器，其中，所述基准电压是接地。

3.如权利要求1所述的多路复用器，其中，所述传输门是高阈值电压传输门。

4.如权利要求1所述的多路复用器，还包括：

控制线路，其被配置成驱动所述多个选择输入，其中所述控制线路包括存储器，所述存储器被配置成控制所述多个选择输入以引起所述选择线路从所述多个输入中选择特定输入；以及

其中，所述第一电源电压直到存储器被编程才提供电力。

5.如权利要求4所述的多路复用器，其中，所述第一电源电压由外部电源提供。

6.如权利要求3所述的多路复用器，其中，所述第一电源电压由功率门控线路提供。

7.如权利要求1所述的多路复用器，其中，所述基准电压是来自所述第一电源电压的信号，且另一个功率门控使能输入来自地电压域。