[发明专利]基板检测方法及基板检测用夹具

说明书

本发明提供了一种针对多端子配线图形缩短检测次数的检测方法。基板检测方法是用于检测包括多个单位基板的片状基板的配线图形的方法，其中，各个单位基板具有多个多端子配线图形，通过将两个以上的单位基板的配线图形与用于进行电检测的基板检测装置相连接，用以判定所述配线图形的良好与否。所述方法包括如下步骤：选出形成在一个单位基板上且成为检测对象的一个配线图形，以及与所述一个配线图形相同地形成在另一单位基板上的另一配线图形；为了使一个配线图形和另一配线图形相短路，将一个配线图形的任意端子与另一配线图形的任意端子电连接；以及进行一个配线图形的任意端子以外的端子与另一配线图形的任意端子以外的端子间的导通检测。

技术领域

本发明涉及一种基板的检测方法即基板检测方法，更具体地说，涉及一种在检测多面化IC封装基板时提高单位时间处理之检测能力的基板检测方法。

背景技术

以往，形成在基板上的配线用于向装载在该基板上的IC或半导体部件或者除此以外的电子部件收发电信号。这种配线随着近来电子部件的微细化，而被形成为更微细且更复杂，同时具有更低的电阻。作为这种基板的示例，存在着被称为IC封装基板的基板。

该IC封装基板用于IC芯片和印刷配线板的电连接或固定，或用于保护IC芯片以防受外部的灰尘等或湿气之影响。

这种IC封装基板，如上所述，由于承担连接IC芯片和印刷配线板的中介层(interposer)之作用，因此IC封装基板也需要与IC芯片相对应的微细配线技术。鉴于此，设置在IC封装基板的配线由非常微细的配线形成。

这种IC封装基板，为了保证各个配线能准确地传达电信号，利用预先设定在配线上的检测点，测定所定检测点间的电阻值或泄露电流等电气特性，且基于该测定结果来判断该配线的良好与否。

并且，这种IC封装基板被大量制造，但在制造工艺中将多个IC封装基板形成为一个片(Sheet)。鉴于此，存在与成为检测对象的多个单位基板的检测点相对应而配置多个检测用夹具且针对该片状基板内的多个单位基板进行一次性检测的技术(例如，参考专利文献1)。

在专利文献1中，针对将多个单位基板按多行多列而配置的片状基板，组合多个与单位基板相对应的检测用夹具头而形成检测用夹具，且通过该检测用夹具进行检测，从而以一次性的检测同时对多个单位基板进行处理，以此来提高检测效率。

并且，在使用专利文献1揭示的基板检测用夹具时，由于只是具有多个与各个单位基板相对应的检测用夹具头，因此检测本身是针对每个单位基板进行电检测。尤其，对于为了供给电源电压或接地(ground)而使用或者用于屏蔽(shield)的被称为VG网(Voltage/Ground-net)的具有多个端子的配线而言，需要对一个端子与其他端子分别进行轮叫调度(Round Robin)方式之组合次数的导通检测。因此，即使具有多个检测用夹具头，也需要对每个单位基板进行电检测，因此不能缩短检测时间。

【现有技术文献】

【专利文献】

日本专利申请公开(平)第8-21867号公报

发明内容

技术问题

本发明提供了一种在对具有多个单位基板的片状基板进行检测时提高单位时间处理之检测能力的基板检测方法。

技术解决方案