[发明专利]用于过程返回地址验证的系统和方法

权利要求书

1.一种用于过程返回地址验证的处理系统，包括：

栈指针，所述栈指针配置成用于引用存储在栈上的第一返回地址；

返回地址缓冲器指针，所述返回地址缓冲器指针配置成用于引用存储在返回地址缓冲器中的第二返回地址；以及

返回地址验证逻辑，所述返回地址验证逻辑配置成用于：

响应于接收到返回指令而将所述第一返回地址与所述第二返回地址进行比较，以及

响应于接收到返回地址缓冲器修改指令来执行下列各项中的至少一项：将返回地址存储在所述返回地址缓冲器中，或从所述返回地址缓冲器中去除返回地址，其中所述返回地址缓冲器修改指令是特许的指令。

2.如权利要求1所述的处理系统，其特征在于，所述返回地址验证逻辑进一步配置成用于响应于确定了所述第一返回地址等于所述第二返回地址来执行所述返回指令。

3.如权利要求1所述的处理系统，其特征在于，所述返回地址验证逻辑进一步配置成用于响应于确定了所述第一返回地址与所述第二返回地址不同来生成栈错误异常。

4.如权利要求1所述的处理系统，其特征在于，所述返回地址验证逻辑进一步配置成用于：响应于接收到调用指令而将返回地址存储在所述栈上，并且存储在所述返回地址缓冲器中。

5.如权利要求1所述的处理系统，其特征在于，所述返回地址验证逻辑进一步配置成用于响应于接收到所述返回地址缓冲器修改指令来执行下列各项中的至少一项：递增所述返回地址缓冲器指针，或递减所述返回地址缓冲器指针。

6.如权利要求1-5中的任一项所述的处理系统，其特征在于，所述栈驻留在通信地耦合到所述处理系统的存储器内。

7.如权利要求1-5中的任一项所述的处理系统，其特征在于，所述返回地址缓冲器至少部分地驻留在通信地耦合到所述处理系统的存储器内。

8.如权利要求1所述的处理系统，其特征在于，所述返回地址缓冲器包括第一部分和第二部分，所述第一部分驻留在被合并进所述处理系统的存储器内，所述第二部分驻留在外部存储器内。

9.如权利要求8所述的处理系统，其特征在于，所述外部存储器由只读存储器提供。

10.如权利要求8-9中的任一项所述的处理系统，其特征在于，所述第二部分配置成作为相对所述第一部分的溢出缓冲器来操作。

11.一种用于过程返回地址验证的方法，包括：

初始化返回地址缓冲器指针以指向内部返回地址缓冲器；

由处理系统修改栈指针；

修改所述返回地址缓冲器指针；

响应于确定到达了所述内部返回地址缓冲的边界，使所述返回地址缓冲器指针指向外部返回地址缓冲器；

响应于接收返回指令，将由所述栈指针引用的第一返回地址与由所述返回地址缓冲器指针引用的第二返回地址进行比较；以及

响应于确定了所述第一返回地址等于所述第二返回地址，执行所述返回指令。

12.如权利要求11所述的方法，其特征在于，进一步包括响应于确定了所述第一返回地址与所述第二返回地址不同来生成栈错误异常。

13.如权利要求11所述的方法，其特征在于，进一步包括响应于接收到调用指令来将返回地址存储在所述栈上，并且存储在所述返回地址缓冲器中。

14.如权利要求11所述的方法，其特征在于，进一步包括：

接收返回地址缓冲器修改指令；以及

执行下列各项中的至少一项：将返回地址存储在所述返回地址缓冲器中，或从所述返回地址缓冲器中去除返回地址。

15.如权利要求11所述的方法，其特征在于，进一步包括：

接收返回地址缓冲器修改指令；以及

执行下列各项中的至少一项：递增所述返回地址缓冲器指针，或递减所述返回地址缓冲器指针。

16.一种计算设备，包括：

存储器；以及

处理系统，所述处理系统耦合到所述存储器，所述处理系统配置成用于执行如权利要求11-15中的任何一项所述的方法。

17.一种计算机可读的非暂态存储介质，包括可执行指令，所述可执行指令在由处理系统执行时使所述处理系统执行如权利要求11-15中任一项所述的方法。