[发明专利]多寄存器存储器访问指令、处理器、方法和系统

说明书

处理器包括N位寄存器和接收多寄存器存储器访问指令的解码单元。多寄存器存储器访问指令指示存储器单元和寄存器。处理器包括与解码单元和与N位寄存器耦合的存储器访问单元。存储器访问单元响应于多寄存器存储器访问指令而执行多寄存器存储器访问操作。操作涉及在包括所指示的寄存器的N位寄存器的每一个中的N位数据。操作也涉及对应于所指示的存储器单元的存储器的MxN位线的不同的对应N位部分。在多寄存器存储器访问操作中涉及的N位寄存器中的N位数据的位的总数等于存储器的线的MxN位的至少一半。

技术领域

本文所述的实施例通常涉及处理器。特别是，本文所述的实施例通常涉及使用处理器来访问存储器中的数据。

背景技术

很多处理器具有单指令多数据(SIMD)架构。在SIMD架构中，紧缩数据指令(packeddata instruction)、矢量指令或SIMD指令可同时或并行地对多个数据元素(例如多对数据元素)操作。多个数据元素可被紧缩在寄存器或存储器单元内作为紧缩数据。在紧缩数据中，寄存器或其它存储单元的位可在逻辑上分成一系列数据元素。例如，64位宽紧缩数据寄存器可具有两个紧缩的32位数据元素、四个紧缩的16位数据元素或八个紧缩的8位数据元素。处理器可具有响应于紧缩数据指令来同时(例如并行地)执行多个操作的并行执行硬件。

在一些处理器中，这些年来存在紧缩数据操作数的宽度的逐渐增加。紧缩数据操作数的宽度的这个增加通常允许更多的数据元素被同时处理(例如并行地)，这通常帮助提高性能。例如，128位宽紧缩数据操作数可具有四个32位数据元素(而不是在64位宽紧缩数据操作数的情况中的仅仅两个)、八个紧缩16位数据元素(而不是在64位宽紧缩数据操作数的情况中的仅仅四个)等。

在某些处理器中，紧缩数据操作数的宽度的增加伴随寄存器的宽度的对应增加。然而，增加寄存器的宽度的一个可能的缺点是由管芯上寄存器占据的区域或覆盖区的增加。例如，扩展一组64位寄存器中的每一个寄存器使得它们每一个是128位寄存器将可能使由管芯上寄存器占据的区域或覆盖区大致加倍。在有比架构寄存器更多的所实现的物理寄存器的实现中影响将可能甚至更大，因为较大数量的寄存器的尺寸可大致被加倍。寄存器的宽度的这样的增加的另一可能的缺点是在状态、上下文或存储在寄存器中的其它数据的数量的对应增加，这些数据需要在上下文开关、功率模式状态保存和类似转变时移动到寄存器和从寄存器移动(例如保存和恢复)。例如，对于每一个寄存器，128位而不是仅仅64位可能需要在上下文改变时被换入和换出。

处理器一般执行从存储器装入数据(例如紧缩数据操作数)并将数据(例如紧缩数据操作数)存储到存储器的指令。例如，处理器可执行从存储器装入指令以将紧缩数据操作数从存储器装入或读取到目的寄存器内。处理器可执行写到存储器指令以将紧缩数据操作数从源寄存器写或存储到存储器。

附图说明

通过参考下面的描述和用于示出实施例的附图可最好地理解本发明。在附图中：

图1是计算机系统的实施例的方框图。

图2是处理多寄存器存储器访问指令的实施例的方法的实施例的方框流程图。

图3是处理多寄存器从存储器装入指令的实施例的方法的实施例的方框流程图。

图4是处理多寄存器写到存储器指令的实施例的方法的实施例的方框流程图。

图5是适当的多寄存器存储器访问操作的第一示例实施例的方框图。

图6是适当的多寄存器存储器访问操作的第二示例实施例的方框图。

图7是适当的多寄存器存储器访问操作的第三示例实施例的方框图。

图8是示出一组寄存器在不同的视图中可以作为64位寄存器、128位寄存器和256位寄存器被考虑或访问的实施例的方框图。

图9A-9C是多寄存器存储器访问指令的适当指令格式的实施例的方框图。