[发明专利]紧缩数据元素断定处理器、方法、系统和指令

权利要求书

1.一种处理器，包括：

解码单元，用于在第一模式中为给定的紧缩数据操作解码未经掩码的紧缩数据指令，其中，在所述第一模式中所述处理器不使用紧缩数据操作掩码，并且用于在第二模式中为所述给定的紧缩数据操作的经掩码的版本解码经掩码的紧缩数据指令，其中，在所述第二模式中所述处理器使用紧缩数据操作掩码，所述未经掩码的紧缩数据指令和所述经掩码的紧缩数据指令具有相同的指令长度，所述经掩码的紧缩数据指令具有一个或多个位以指定紧缩数据操作掩码；以及

耦合到所述解码单元的一个或多个执行单元，所述一个或多个执行单元，响应于所述解码单元在所述第一模式中解码所述未经掩码的紧缩数据指令，执行所述给定的紧缩数据操作，并且所述一个或多个执行单元，响应于所述解码单元在所述第二模式中解码所述经掩码的紧缩数据指令，使用所指定的紧缩数据操作掩码，执行所述给定的紧缩数据操作的所述经掩码的版本。

2.如权利要求1所述的处理器，其中，所述指令长度是32位。

3.如权利要求1所述的处理器，其中，所述处理器包括精简指令集计算(RISC)处理器。

4.如权利要求1所述的处理器，进一步包括多个紧缩数据寄存器，并且其中所述经掩码的紧缩数据指令的所述一个或多个位指定所述多个紧缩数据寄存器的紧缩数据寄存器作为所述紧缩数据操作掩码的源。

5.如权利要求4所述的处理器，其中，所述紧缩数据操作掩码包括来自所述紧缩数据寄存器的多个数据元素中的每一个数据元素的位。

6.如权利要求4所述的处理器，其中，所述紧缩数据寄存器存储所述紧缩数据操作掩码和至少一个其他紧缩数据操作掩码。

7.如权利要求6所述的处理器，其中，在第一视图中所述紧缩数据寄存器存储较大数量的相对较小的紧缩数据操作掩码并且在第二视图中存储较小数量的相对较大的紧缩数据操作掩码。

8.如权利要求1所述的处理器，进一步包括多个紧缩数据操作掩码寄存器，并且其中所述经掩码的紧缩数据指令的所述一个或多个位指定所述多个紧缩数据操作掩码寄存器中的紧缩数据操作掩码寄存器作为所述紧缩数据操作掩码的源。

9.如权利要求1所述的处理器，其中，所述第一模式和所述第二模式由所述处理器的寄存器中的一个或多个位来指示。

10.如权利要求1所述的处理器，其中，所述给定的紧缩数据操作和所述给定的紧缩数据操作的所述经掩码的版本包括以下之一：

紧缩乘法操作和经掩码的紧缩乘法操作；

紧缩加法操作和经掩码的紧缩加法操作；

紧缩逻辑与操作和经掩码的紧缩逻辑与操作；

紧缩逻辑或操作和经掩码的紧缩逻辑或操作；以及

紧缩比较操作和经掩码的紧缩比较操作。

11.如权利要求1所述的处理器，其中，对于所述给定的紧缩数据操作的所述经掩码的版本，所述一个或多个执行单元将源紧缩数据的掩码掉的数据元素的值，合并到对应的结果数据元素中。

12.如权利要求1所述的处理器，其中，对于所述给定的紧缩数据操作的所述经掩码的版本，所述处理器不引起对于源紧缩数据的掩码掉的数据元素的异常和违例中的至少一个。