[发明专利]N线双电平数字接口

说明书

一种用于N线数字接口(350)的接收器(100)，其中，N是大于2的任何整数，所述接收器包括N个输入端子(101，102，103)、公共节点(120)和N个检测级(D1，D2，D3)。所述N个检测级(D1，D2，D3)中的每个检测级包括电阻元件(R1，R2，R3)和比较器(C1，C2，C3)，所述电阻元件联接在所述公共节点(120)与所述N个输入端子(101，102，103)中对应的一个输入端子之间，所述比较器(C1，C2，C3)具有第一输入端(121，123，125)和第二输入端(122、124，126)，所述第一输入端联接到所述N个输入端子(101、102、103)中对应的一个输入端子，所述第二输入端联接到所述公共节点(120)。

技术领域

本发明涉及用于N线数字接口的接收器、包括该接收器的信令系统、包括该信令系统的无线通信设备以及运行信令系统的方法。

背景技术

射频集成电路(radio frequency integrated circuit，RFIC)和基带集成电路(baseband integrated circuit，BBIC)之间的数字接口必须利用无线通信标准支持日益提高的数据速率，该无线通信标准例如为第三代合作伙伴计划(Third GenerationPartnership Project，3GPP)的采用载波聚合的长期演进(Long Term Evolution，LTE)标准。数字接口标准由移动行业处理器接口(Mobile Industry Processor Interface，MIPI)联盟指定。在LTE 20+20+20(表示三个20MHz频谱部分的聚合)的情况下，当前的MIPI DigRFv4草拟接口需要5.2GHz时钟用于传输数据，使得物理实现非常具有挑战性。需要这些极其高的时钟频率，是因为时钟和数据利用单个差分线路来传输。作为备选，三线接口在MIPI联盟的考虑之中。这种备选的接口使用在三条导线上传输的三电平信号，从而产生六种用于数据编码的唯一状态，使得理论上可以在一个数据传输周期内利用三条导线传输log₂(6)位≈2.585位。如果数据在每个数据传输周期内都被强制改变状态，则五种唯一状态可以用于在理论上传输log₂(5)个数据位≈2.322个数据位，同时还可以从传输信号的变化中提取时钟信号。此外，通过允许数据在时钟信号的上升沿和下降沿处都改变，即通过称为双数据速率(Double Data Rate，DDR)的技术，数据速率可以被进一步加倍。然而，LTE载波聚合模式所需的高比特率将针对时钟同步所采用的锁相环的工作频率推进到与并入RFIC中的频率合成器所采用的工作频率相同的范围中。这意味着锁相环的功率消耗变为与RFIC频率合成器的功率消耗相当。此外，实现DigRF v4需要专用的射频(radio frequency，RF)设备模型以及甚至专用的RF设备(例如变抗器)。另外，已知的三线数字接口在每对导线之间需要非零的电压差。

图1所示的三态驱动器10可以用于驱动三线接口。三态驱动器10包括与非(NAND)门，该NAND门具有联接到第一驱动器输入端EN的第一输入端和联接到第二驱动器输入端A的第二输入端。三态驱动器10还包括或非(NOR)门，该NOR门具有通过反相器INV联接到第一驱动器输入端EN的第一输入端B和联接到第二驱动器输入端A的第二输入端。NAND门的输出端C联接到p沟道金属氧化物半导体场效应晶体管(metal oxide semiconductor fieldeffect transistor，MOSFET)Q2的栅极，NOR门的输出端D联接到n沟道MOSFET Q1的栅极。p沟道MOSFET Q2的漏极和n沟道MOSFET的漏极联接到三态驱动器10的输出端OUT。